Skip navigation
ESPAÑOL
ENGLISH
Estadísticas
Qué es accedaCRIS
Ayuda
Iniciar sesión
Menú
Publicaciones
Investigación
Académicas
Tesis
Patentes
Revistas ULPGC
Congresos ULPGC
Vídeos ULPGC
Datasets ULPGC
Personal investigador
Organización
Proyectos
En todo el portal
Publicaciones Investigación
Publicaciones Académicas
Tesis
Proyectos
Patentes
Personal Investigador
Organización
Revistas
Microelectronics
Estadísticas
Alertas
RSS
Detalles
Publicaciones
Publicaciones
Muestra/Oculta filtros
Por investigador
2
montiel nelson, juan antonio
1
bautista delgado, tomás
1
sosa gonzález, carlos javier
Por afiliación
2
departamento de ingeniería electrónica y automática
2
gir iuma: instrumentación avanzada
2
iu de microelectrónica aplicada
Acota filtrado
Busca por:
Tipo:
artículo
Investigador:
navarro botello, victor
Muestra/Oculta filtros
Seleccionar todos
Refman
EndNote
Bibtex
RefWorks
CSV
Excel
Mandar vía correo eléctronico
Título
Año
High performance low power CMOS dynamic logic for arithmetic circuits
Navarro-Botello, Victor
; Montiel-Nelson, Juan A.
; Nooshabadi, Saeid
Fecha de publicación: 2007
DOI:
10.1016/j.mejo.2007.03.018
Localización:
Microelectronics Journal[ISSN 0026-2692],v. 38, p. 482-488
JCR:
0,609
-
Q3
SCIE
Artículo
Analysis and optimization of dynamically reconfigurable regenerative comparators for ultra-low power 6-bit TC-ADCs in 90 nm CMOS technologies
Montiel-Nelson, Juan A.
; Navarro, Víctor
; Sosa, Javier
; Bautista, Tomás
Fecha de publicación: 2014
DOI:
10.1016/j.mejo.2014.02.005
Localización:
Microelectronics Journal[ISSN 0026-2692],v. 45, p. 1247-1253
JCR:
0,836
-
Q3
SCIE
Artículo