Desarrollo de un entorno de verificación basado en UVM Framework

Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/77566

Campo DC	Valor	idioma
dc.contributor.advisor	De Armas Sosa, Valentín	es
dc.contributor.advisor	Tobajas Guerrero, Félix Bernardo	es
dc.contributor.author	Sánchez López-Trejo, José David	es
dc.date.accessioned	2021-02-08T08:58:09Z	-
dc.date.available	2021-02-08T08:58:09Z	-
dc.date.issued	2019	-
dc.identifier.uri	http://hdl.handle.net/10553/77566	-
dc.language	spa	en_US
dc.subject	3325 Tecnología de las telecomunicaciones	en_US
dc.title	Desarrollo de un entorno de verificación basado en UVM Framework	es
dc.type	info:eu-repo/semantics/masterThesis	en_US
dc.type	MasterThesis	en_US
dc.contributor.departamento	Departamento de Ingeniería Electrónica Y Automática	es
dc.contributor.facultad	Escuela de Ingeniería de Telecomunicación y Electrónica	en_US
dc.investigacion	Ingeniería y Arquitectura	en_US
dc.type2	Trabajo final de máster	en_US
dc.identifier.matricula	TFT-51757	es
dc.identifier.ulpgc	Sí	en_US
dc.contributor.buulpgc	BU-TEL	es
dc.contributor.titulacion	Máster Universitario en Ingeniería de Telecomunicación	es
item.grantfulltext	restricted	-
item.fulltext	Con texto completo	-
crisitem.advisor.dept	GIR IUMA: Sistemas de Información y Comunicaciones	-
crisitem.advisor.dept	IU de Microelectrónica Aplicada	-
crisitem.advisor.dept	Departamento de Ingeniería Electrónica y Automática	-
crisitem.advisor.dept	GIR IUMA: Sistemas de Información y Comunicaciones	-
crisitem.advisor.dept	IU de Microelectrónica Aplicada	-
crisitem.advisor.dept	Departamento de Ingeniería Electrónica y Automática	-
Colección:	Trabajo final de máster Restringido ULPGC

Inicia sesión para acceder

Vista resumida

Verifica