Análisis e implementación de un estimador de movimiento sobre FPGA para compresión de vídeo a bordo de satélites

Abstract

Dentro de la codificación de vídeo, la etapa de estimación de movimiento se presenta como un punto crítico, debido al gran volumen de datos que se maneja. Este concepto se basa en la redundancia de información que se encuentra en una secuencia de vídeo, donde la mayor parte de los datos se encuentran desplazados entre imágenes consecutivas. Debido al creciente interés en la integración de sensores de vídeo a bordo de satélites, resulta necesario la implementación de un sistema de codificación de vídeo, reduciendo la cantidad de información enviada a la estación terrena y dotando al sistema a bordo de cierta autonomía. Para ello, las FPGAs se presentan como la mejor opción debido a su reprogramabilidad, eficiencia energética y robustez ante la radiación presente en el espacio (únicamente en el caso de que se encuentren calificadas para su uso en entornos espaciales). En este Trabajo Fin de Grado se realizará la implementación sobre FPGA de un algoritmo de estimación de movimiento basado en Block Matching, como etapa de un sistema de codificación de vídeo a bordo de satélites. Para llegar a este fin, se empleará la metodología HLS, la cual nos permite partir de una descripción funcional del algoritmo en lenguaje de alto nivel para ser compilada directamente en una implementación RTL, obteniéndose de esta forma los resultados requeridos con mayor facilidad y menor tiempo de desarrollo.