Identificador persistente para citar o vincular este elemento:
http://hdl.handle.net/10553/62540
| Título: | Síntesis de alto nivel : compilador de VHDL para generar la representación intermedia | Autores/as: | Bordón Martel, Juan | Director/a : | Pérez Castellano, Juan Francisco | Clasificación UNESCO: | 3325 Tecnología de las telecomunicaciones | Palabras clave: | Electrónica Telecomunicaciones Equipos electrónicos |
Fecha de publicación: | 1996 | Titulación: | Ingeniero Técnico de Telecomunicación | URI: | http://hdl.handle.net/10553/62540 | Derechos: | Acceso restringido para la comunidad universitaria de la ULPGC |
| Colección: | Proyecto fin de carrera Restringido ULPGC |
Adobe PDF (5,81 MB)
Inicia sesión para accederEn el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.
Vista completaVisitas
65
actualizado el 22-sep-2024
Descargas
18
actualizado el 22-sep-2024
Google ScholarTM
Verifica
Comparte
Exporta metadatos
Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.