Diseño y análisis de PLL en tecnología de arseniuro de galio digital

Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/61205

Campo DC	Valor	idioma
dc.contributor.advisor	Esper-Chaín Falcón, Roberto	es
dc.contributor.author	Arteaga Mesa,Ruben	es
dc.date.accessioned	2020-01-21T08:00:39Z	-
dc.date.available	2007-06-06T00:00:00Z	es
dc.date.available	2020-01-21T08:00:39Z	-
dc.date.issued	1998	es
dc.identifier.other	contentdm-postulpgc	es
dc.identifier.uri	http://hdl.handle.net/10553/61205	-
dc.format	PDF	es
dc.format.mimetype	300 ppp., TIFF sin compresión	es
dc.rights	Acceso restringido para la comunidad universitaria de la ULPGC	es
dc.subject.other	Electrónica	es
dc.subject.other	Telecomunicaciones	es
dc.subject.other	Equipos electrónicos	es
dc.title	Diseño y análisis de PLL en tecnología de arseniuro de galio digital	es
dc.type	info:eu-repo/semantics/studentThesis	es
dc.type	StudentThesis	es
dc.identifier.absysnet	164985	es
dc.type2	Proyecto fin de carrera	es
dc.identifier.currens	1973	es
dc.description.numberofpages	209 p.	es
dc.utils.revision	No	es
dc.identifier.matricula	TFT-17300	es
dc.identifier.ulpgc	Sí	es
dc.contributor.titulacion	Ingeniero Técnico de Telecomunicación	es
item.fulltext	Con texto completo	-
item.grantfulltext	restricted	-
crisitem.author.fullName	Arteaga Mesa,Ruben	-
crisitem.advisor.dept	GIR IUMA: Equipos y Sistemas de Comunicación	-
crisitem.advisor.dept	IU de Microelectrónica Aplicada	-
crisitem.advisor.dept	Departamento de Ingeniería Electrónica y Automática	-
Colección:	Proyecto fin de carrera Restringido ULPGC Pendiente de revisión

Inicia sesión para acceder

Vista resumida

38

actualizado el 09-mar-2024

12

actualizado el 09-mar-2024

Verifica