Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/42263
Campo DC Valoridioma
dc.contributor.advisorFernández García, Enrique-
dc.contributor.advisorCazorla Almeida, Francisco J.-
dc.contributor.authorBarrera Herrera, Javier Enrique-
dc.date.accessioned2018-10-26T07:20:16Z-
dc.date.available2018-10-26T07:20:16Z-
dc.date.issued2018en_US
dc.identifier.urihttp://hdl.handle.net/10553/42263-
dc.description.abstractEn dominios críticos en tiempo de ejecución, la ejecución fiable de software de complejidad creciente necesita un hardware complejo para conseguir las prestaciones de cómputo necesitadas. Las caches multinivel y los procesadores multinúcleo son componentes hardware que ayudan a cumplir con las restricciones temporales. Pero su presencia introduce nuevos retos para la estimación del “Worst-Case-Execution-Time”(WCET), desarrollándose nuevas técnicas como "Measured-Based-Time-Analysis ”(MBTA). MC2 es una reciente técnica que calcula el WCET combinando aproximaciones deterministas y probabilísticas para controlar la variabilidad de las caches y la contención de recursos, usando "Performance-Monitoring-Counters" (PMC) como fuente de información. El presente TFG implementa herramientas basadas en simulación para su estudio y aplicación a Procesadores Multinúcleos con cache Multinivel con diversa configuración de PMCs disponibles.en_US
dc.description.abstractIncreasing complexity software execution in Time-Critical systems involve timing aspects. Complex hardware is used to achieve the computing performance needed. Both multilevel caches and multi-core processors can significantly help to fulfill time constraints. But nevertheless, its own presence introduces new challenges for the estimation of the "Worst-Case-Execution-Time" (WCET), developing new techniques such as "Measured Based Time Analysis " (MBTA). MC2 is a recent calculation technique that provide the WCET combining deterministic and probabilistic approaches to control the variability of the caches and the containment of resources and using "Performance Monitoring Counters" (PMC) as a source of information The present TFG implements simulation-based tools for its study and application a Multi-core processors with multi-level cache with different configuration of available PMCs.en_US
dc.languagespaen_US
dc.subject120317 Informáticaen_US
dc.subject.otherWCETen_US
dc.subject.otherContadoresen_US
dc.subject.otherCachéen_US
dc.subject.otherMultinúcleoen_US
dc.titleEstudio y mejora de una herramienta de análisis del efecto sobre el WCET de la ejecución Multi-Núcleo y del bus compartido de acceso a la caché L2en_US
dc.typeinfo:eu-repo/semantics/bachelorThesisen_US
dc.typeBachelorThesisen_US
dc.contributor.departamentoDepartamento de Informática y Sistemasen_US
dc.contributor.facultadEscuela de Ingeniería Informáticaen_US
dc.identifier.absysnet751121-
dc.investigacionIngeniería y Arquitecturaen_US
dc.type2Trabajo final de gradoen_US
dc.utils.revisionen_US
dc.identifier.matriculaTFT-47169es
dc.identifier.ulpgcen_US
dc.contributor.titulacionGrado en Ingeniería Informáticaes
item.grantfulltextopen-
item.fulltextCon texto completo-
crisitem.advisor.deptDepartamento de Informática y Sistemas-
Colección:Trabajo final de grado
miniatura
Memoria
Adobe PDF (2,43 MB)
Vista resumida

Visitas

129
actualizado el 23-mar-2024

Descargas

125
actualizado el 23-mar-2024

Google ScholarTM

Verifica


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.