Identificador persistente para citar o vincular este elemento: https://accedacris.ulpgc.es/jspui/handle/10553/151461
Campo DC Valoridioma
dc.contributor.advisorTobajas Guerrero, Félix Bernardoes
dc.contributor.advisorDe Armas Sosa, Valentínes
dc.contributor.authorAcosta Rivero, Néstor Manuel
dc.date.accessioned2025-11-09T21:01:10Z-
dc.date.available2025-11-09T21:01:10Z-
dc.date.issued2025
dc.identifier.otherGestión académica
dc.identifier.urihttps://accedacris.ulpgc.es/jspui/handle/10553/151461-
dc.titleVerificacion De Un Modulo Ip Descrito En Verilog Usando Pyuvm Y Cocotb
dc.typeinfo:eu-repo/semantics/masterThesis
dc.typeMasterThesis
dc.contributor.departamentoDepartamento de Ingeniería Electrónica y Automática
dc.type2Trabajo final de máster
dc.identifier.matriculaTFT-37284
dc.identifier.ulpgc
dc.contributor.buulpgcBU-TEL
dc.contributor.titulacionMáster Universitario en Ingeniería de Telecomunicación
item.fulltextSin texto completo-
item.grantfulltextnone-
Colección:Trabajo final de máster
Vista resumida

Google ScholarTM

Verifica


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.