Please use this identifier to cite or link to this item: http://hdl.handle.net/10553/77470
Title: Desarrollo de una Plataforma Virtual de un acelerador hardware FPGA para DPI
Authors: León Martín, Sonia Raquel 
Director: Pérez Carballo, Pedro Francisco 
Núñez Ordóñez, Antonio 
UNESCO Clasification: 3325 Tecnología de las telecomunicaciones
Issue Date: 2018
Abstract: En este trabajo se realiza la arquitectura en TLM-2.0 de un sistema de captura y filtrado de paquetes TCP/IP, que incluye un bloque destinado a eliminar las cabeceras de dichos paquetes Ethernet, con objeto de procesar únicamente su carga útil o payload. Posteriormente, se crea una plataforma virtual del sistema basado en el dispositivo System on Chip FPGA de la serie Xilinx Zynq-7000. El trabajo realizado consiste en estudiar el uso de lenguajes en alto nivel SystemC TLM-2.0, el uso y ventajas de las plataformas virtuales, la funcionalidad de la plataforma de referencia y, por último, la creación de su prototipo virtual con objeto de validar y analizar el funcionamiento del sistema de Inspección Profunda de Paquetes (DPI). El sistema DPI debe recibir tramas Ethernet, extraer su cabecera y determinar si se realiza su filtrado o no. En caso positivo, el paquete será enviado al motor de búsqueda para el análisis de la carga útil del paquete o reenviado por la interfaz de red Ethernet. Una vez estudiado la metodología de diseño basado en plataformas virtuales, se pasa a estudiar el modelado a nivel de transacciones. En concreto, se profundiza en el estándar SystemC TLM-2.0, el cual se basa la herramienta de creación de plataformas virtuales usada en este trabajo. Esta herramienta, Vista de Mentor Graphics, ofrece un entorno para el desarrollo, integración, validación y optimización de los diseños complejos de los sistemas embebidos. Permite ejecutar software en los modelos de los procesadores que proporciona, además de los modelos funcionales del hardware. Con Vista se realiza la arquitectura del DPI en TLM-2.0 y a través de Virtual Prototype Kits, se dispone del prototipo virtual del dispositivo Xilinx Zynq-7000. Se realiza la integración de la plataforma y se desarrolla de la aplicación empotrada que se ejecuta en el procesador ARM Cortex A9 disponible en el SoC. Posteriormente, se genera la plataforma virtual, que es un ejecutable de la simulación derivado de la plataforma TLM creada en Vista pudiendo ser usada para realizar la simulación, depurado y análisis hardware/software.
Department: Departamento de Ingeniería Electrónica Y Automática
Faculty: Escuela de Ingeniería de Telecomunicación y Electrónica
Institute: IU de Microelectrónica Aplicada
Degree: Máster Universitario en Tecnologías de Telecomunicación
URI: http://hdl.handle.net/10553/77470
Appears in Collections:Trabajo final de máster
Thumbnail
Adobe PDF (11,81 MB)
Thumbnail
Adobe PDF (800,52 kB)
Thumbnail
Adobe PDF (565,05 kB)

En el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.

Show full item record

Page view(s)

58
checked on Aug 27, 2022

Download(s)

25
checked on Aug 27, 2022

Google ScholarTM

Check


Share



Export metadata



Items in accedaCRIS are protected by copyright, with all rights reserved, unless otherwise indicated.