Identificador persistente para citar o vincular este elemento: http://hdl.handle.net/10553/135824
Título: Implementacion de un acelerador hardware de compresion de datos como periferico de un Risc-V
Autores/as: Rodríguez Machado, Alberto Jesús
Director/a : Sarmiento Rodríguez, Roberto 
Sánchez Clemente, Antonio José 
Torres Fau, Samuel 
Clasificación UNESCO: 3307 Tecnología electrónica
120317 Informática
Fecha de publicación: 2025
Departamento: Departamento de Ingeniería Electrónica y Automática
Facultad: Escuela de Ingeniería de Telecomunicación y Electrónica
Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación
URI: http://hdl.handle.net/10553/135824
Colección:Trabajo final de grado

En el caso de que no encuentre el documento puede ser debido a que el centro o las/os autoras/es no autorizan su publicación. Si tiene verdadero interés en el contenido del mismo, puede dirigirse al director/a o directores/as del trabajo cuyos datos encontrará más arriba.

Vista completa

Google ScholarTM

Verifica


Comparte



Exporta metadatos



Los elementos en ULPGC accedaCRIS están protegidos por derechos de autor con todos los derechos reservados, a menos que se indique lo contrario.