ESPAÑOL ENGLISH

Núñez Ordóñez, Antonio

TFT

Por investigador

Por afiliación

Busca por:

Tipo: trabajo final de máster

Título Año
Aceleración Hardware De Clasificación De Tráfico Tcp/Ip Cifrado Mediante Técnicas De Machine Learning Picallo Martínez, Samuel Director/a: Pérez Carballo, Pedro Francisco ; Núñez Ordóñez, Antonio ; León Martín, Sonia Raquel Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2019 Trabajo final de máster
Aceleración hardware de clasificación de tráfico TCP/IP cifrado mediante técnicas de Machine Learning Picallo Martínez, Samuel Director/a: Pérez Carballo, Pedro Francisco ; Leon Martin, Sonia Raquel ; Núñez Ordóñez, Antonio Titulación: Grado en Ingeniería en Tecnologías de la Telecomunicación Fecha de publicación: 2019 Trabajo final de máster
Plataforma FPGA PCI Express para aplicaciones Big Data González Crespo, Irene Director/a: Núñez Ordóñez, Antonio ; Pérez Carballo, Pedro Francisco Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2018 Trabajo final de máster
Desarrollo de una Plataforma Virtual de un acelerador hardware FPGA para DPI León Martín, Sonia Raquel Director/a: Pérez Carballo, Pedro Francisco ; Núñez Ordóñez, Antonio Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2018 Trabajo final de máster
Análisis y diseño de aceleradores hardware sobre SoC basados en FPGA orientados a aplicaciones de seguridad en Internet de las cosas Barrios Alfaro, Yubal Director/a: Pérez Carballo, Pedro Francisco ; Núñez Ordóñez, Antonio Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2017 Trabajo final de máster
Diseño e implementación de una arquitectura MapReduce para aplicaciones Big Data mediante síntesis de alto nivel Spahr, Julian Director/a: Pérez Carballo, Pedro Francisco ; Núñez Ordóñez, Antonio Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2017 Trabajo final de máster
Diseño e implementación mediante síntesis de alto nivel de un IP para el filtrado y clasificación de paquetes TCP/IP Vega Del Pino, Benjamin Director/a: Núñez Ordóñez, Antonio ; Pérez Carballo, Pedro Francisco Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2016 Trabajo final de máster
Síntesis de alto nivel basada en Xilinx Vivado para aceleradores hardware Domínguez Hernández, Adrián Director/a: Núñez Ordóñez, Antonio ; Pérez Carballo, Pedro Francisco Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2014 Trabajo final de máster
Metodología de diseño para plataformas extensibles basada en FPGA ZYNQ 7000 de Xilinx García Nieto, Alejandro Director/a: López Suárez, Sebastián ; Sarmiento Rodríguez, Roberto ; Santos Falcón, Lucana ; Núñez Ordóñez, Antonio ; Hernández Fernández, Pedro Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2014 Trabajo final de máster
Prototipado sobre plataforma fpga de un deblocking filter para h.264/svc Espino Santana, Omar Director/a: Núñez Ordóñez, Antonio ; Pérez Carballo, Pedro Francisco Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2013 Trabajo final de máster
Síntesis de alto nivel de un decodificador H.264/AVC sobre plataforma FPGA Neris Tomé, Romén Director/a: Núñez Ordóñez, Antonio ; Pérez Carballo, Pedro Francisco Titulación: Máster Universitario en Tecnologías de Telecomunicación Fecha de publicación: 2012 Trabajo final de máster