Skip navigation
ESPAÑOL
ENGLISH
Estadísticas
Qué es accedaCRIS
Ayuda
Iniciar sesión
Menú
Publicaciones
Investigación
Académicas
Tesis
Patentes
Revistas ULPGC
Congresos ULPGC
Vídeos ULPGC
Datasets ULPGC
Personal investigador
Organización
Proyectos
En todo el portal
Publicaciones Investigación
Publicaciones Académicas
Tesis
Proyectos
Patentes
Personal Investigador
Organización
Revistas
GIR IUMA: Diseño de Sistemas Electrónicos Integrados para el procesamiento de datos
Estadísticas
Alertas
RSS
Indicadores
Información
Personas
Publicaciones
Proyectos
TFT
Patentes
Tesis
Puntuación CNEAI
Publicaciones de Investigadores
Muestra/Oculta filtros
Por investigador
2
sánchez clemente, antonio josé
Por afiliación
2
gir iuma: diseño de sistemas electrónicos integrados para el procesamiento de datos
2
iu de microelectrónica aplicada
Acota filtrado
Busca por:
Tipo:
artículo
Muestra/Oculta filtros
Seleccionar todos
Refman
EndNote
Bibtex
RefWorks
CSV
Excel
Mandar vía correo eléctronico
Título
Año
Error masking with approximate logic circuits using dynamic probability estimations
Sánchez Clemente, Antonio José
; Entrena, L.; Garcia-Valderas, M.
Fecha de publicación: 2014
DOI:
10.1109/IOLTS.2014.6873685
Artículo
Logic masking for SET Mitigation Using Approximate Logic Circuits
Sánchez Clemente, Antonio José
; Entrena, L.; Garcia-Valderas, M.; Lopez-Ongil, C.
Fecha de publicación: 2012
DOI:
10.1109/IOLTS.2012.6313868
Localización:
Proceedings of the 2012 IEEE 18th International On-Line Testing Symposium, IOLTS 2012
Artículo