UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA

ESCUELA UNIVERSITARIA DE INGENIERÍA TÉCNICA DE TELECOMUNICACIÓN



PROYECTO FIN DE CARRERA

DISEÑO DE UN LNA MULTIBANDA INTEGRADO CON CARGA SINTONIZABLE Y ADAPTACIÓN DE ENTRADA DE BANDA ANCHA

ESPECIALIDAD:	SISTEMAS ELECTRÓNICOS.
TUTORES:	FRANCISCO JAVIER DEL PINO SUÁREZ.
	SUNIL LALCHAND KHEMCHANDANI.
AUTOR:	GUSTAVO ALEXIS PÉREZ RUIZ.
FECHA:	JUNIO 2008

UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA

ESCUELA UNIVERSITARIA DE INGENIERÍA TÉCNICA DE TELECOMUNICACIÓN



PROYECTO FIN DE CARRERA

DISEÑO DE UN LNA MULTIBANDA INTEGRADO CON CARGA SINTONIZABLE Y ADAPTACIÓN DE ENTRADA DE BANDA ANCHA

Presidente:

Secretario:

Vocal:

Tutores:

Autor:

NOTA:.....

ESPECIALIDAD:	SISTEMAS ELECTRÓNICOS.
TUTORES:	FRANCISCO JAVIER DEL PINO SUÁREZ.
	SUNIL LALCHAND KHEMCHANDANI.
AUTOR:	GUSTAVO ALEXIS PÉREZ RUIZ.
FECHA	JUNIO 2008

Índice

1. Introducción	
1.1 Objetivos	4
1.2 Estructura de la memoria	4
1.3 Peticionario	
2. Estudio de los diferentes estándares para terminales móviles	<u> </u>
2.1 Características de los sistemas de RF	7
2.1.1 Ganancia (G)	7
2.1.2 Ruido	7
2.1.2.1 Tipos de ruido en circuitos integrados	8
2.1.2.2 Fuentes de ruido en circuitos integrados de RF	10
2.1.2.3 Figura de ruido (NF)	11
2.1.3 Punto de Intercepción de Tercer orden (IP3)	13
2.1.4 Coeficiente de onda estacionario (VSWR)	16
2.2 Principales estándares para	
terminales móviles	<u> </u>
2.2.1 GSM	10
2.2.2 UMTS	19
2.2.3 El estándar 802.11a/b/g	20
2.3 Resumen	22
3. LNAs Multibanda	23
3.1 LNAs Multibanda	24
3.1.1 Amplificador en configuración emisor común	24
3.1.2 LNA cascodo	29
3.2 Consideraciones de banda ancha	30
3.2.1 Adaptación de entrada de banda ancha	30
3.2.2 Carga de banda ancha	33
3.3 Estructuras propuestas	36
3.4 Resumen	39

4. Estudio de la Tecnología	40
4.1 Resistencias	41
4.1.1 Construcción	41
4.1.2 Resistencias en la tecnología S35D4 de AMS	42
4.2 Condensadores	45
4.2.1 Construcción	45
4.2.2 Condensadores en la tecnología S35D4 de AMS	45
4.3 Bobinas	48
4.3.1 Construcción	48
4.3.2 Funcionamiento	48
4.3.3 Modelo de la bobina	50
4.3.4 Bobinas en la tecnología S35D4 de AMS	51
4.4 El Transistor MOSFET	53
4.4.1 Construcción	53
4.4.2 Funcionamiento	53
4.4.3 Modelo de Baja Frecuencia	56
4.4.4 Modelo de Alta Frecuencia	57
4.4.5 Transistores MOSFET en la tecnología S35D4 de AMS	59
4.5 HBTs de SIGE	62
4.5.1 Construcción	62
4.5.2 Funcionamiento	62
4.5.3 Modelo de Baja Frecuencia	66
4.5.4 Modelo de Alta Frecuencia	67
4.5.5 HBTs en la tecnología S35D4 de AMS	68
4.6 Resumen	70
5. Diseño a nivel de esquemático	71
5.1 Especificaciones	72
5.2 Polarización del LNA	73
5.3 Adaptación de entrada y salida	77
5.4 Simulación y resultados obtenidos	86
5.4.1 Simulación del LNA1 con bobinas ideales	86
5.4.1.1 Valores de los componentes del LNA1	89
5.4.2 Simulación del LNA1 con bobinas reales	<u>90</u>

5.4.3 Simulación del LNA2 con bobinas ideales	92
5.4.3.1 Valores de los componentes del LNA2	<u>95</u>
5.4.4 Simulación del LNA2 con bobinas reales	<u>96</u>
5.5 Resumen	99
6. Diseño a nivel de layout	100
6.1 Proceso de diseño	101
6.2 Layout del LNA1	101
6.3 Simulación post-layout del LNA1 con CADENCE	104
6.4 Layout del LNA2	106
6.5 Simulación post-layout del LNA2 con cadence	108
6.5.1 Simulación LNA2 post-layout con tanque v18 activo	108
6.5.2 Simulación LNA2 post layout con tanque v24 activo	110
6.6 Resumen	113
7. Medidas	114
7.1 Configuración de medida	115
7.2 Set-up de medida del LNA1	116
7.2.1 Resultados medidas LNA1	118
7.2.2 Medida del IP3	119
7.2.3 Medida del ruido	121
7.3 Set-up de medida del LNA2	125
7.3.1 Resultados medidas del LNA2 con v18 activo	126
7.3.2 Resultados medidas LNA2 v24 activo	129
7.4 Resumen	133
8. Conclusiones	134
Presupuesto	140
Bibliografía	148
Anexo	153

© Del documento, de los autores. Digitalización realizada por ULPGC. Biblioteca universitaria, 2011

Capítulo 1

Introducción

En la actualidad las redes inalámbricas (*wireless*) van desde redes de voz y datos globales, que permiten a los usuarios establecer comunicaciones a través de largas distancias, hasta las tecnologías de luz infrarroja y radiofrecuencia que están optimizadas para conexiones inalámbricas a distancias cortas. Entre los dispositivos comúnmente utilizados para este tipo de interconexiones se encuentran los equipos portátiles, equipos de escritorio, asistentes digitales personales (*PD*.*A*), teléfonos móviles, localizadores, etc.

A la par del desarrollo de las redes inalámbricas, se ha venido desarrollando la telefonía móvil. Así, de una primera generación de móviles (1G) totalmente analógicos, se pasó a una segunda generación (2G) las cuales eran digitales, todavía operativos en muchos países sobre todo en vías de desarrollo, y de esta se pasó a desplegar redes segunda generación y media (2.5G) y de tercera generación (3G), donde sobresale la transmisión de datos a alta velocidad.

A pesar de que las redes, tanto de comunicaciones inalámbricas como móviles, evolucionan de forma independiente, el reto es lograr la convergencia e interoperabilidad de las redes para ofrecer múltiples aplicaciones y servicios.

La figura 1.1 describe algunas de las tecnologías en redes inalámbricas, su evolución y su posición hacia un sistema inalámbrico de próxima generación que proporcione servicios a través de un sistema común para todas las tecnologías de comunicaciones [18], lo que será una integración total de tecnologías y servicios.



Figura1.1 Evolución de las tecnologías inalámbricas.

Una de las evoluciones más recientes e interesantes en el área de las comunicaciones inalámbricas es la tendencia hacia la integración de funciones múltiples (teléfono, videoconsolas, PDAs, cámaras digitales fotográficas, etc.), en un dispositivo inalámbrico que puede ser usado en cualquier parte del mundo.

Un factor que permite esta evolución es el aumento en la disponibilidad de terminales multiestándar, integrados en tecnología de silicio de bajo coste, los cuales pueden comunicarse eficientemente dependiendo de la disponibilidad y conveniencia, usando diferentes estándares para voz y datos, como pueden ser el sistema global para las comunicaciones móviles (GSM), el sistema universal de telecomunicaciones móvil (UMTS), usados para la telefonía móvil, y el estándar 802.11 para las comunicaciones inalámbricas.

Por ejemplo, la última solución para un terminal de radio con múltiples funcionamientos sería una radio multiestándar, construida en una tecnología muy barata de CMOS, capaz de ser programada para operar según todos los estándares de comunicaciones importantes. Para que una radio multiestándar tenga valor necesita ser menos costosa que todos los componentes separados de la radio, y aun así tenga un buen funcionamiento y una baja disipación de energía. Esto sólo puede ser posible a una gran escala de integración, eliminando tantos componentes externos costosos como sea posible, y la reutilización de recursos entre diversos transmisores-receptores para limitar el área del chip al mínimo.

Las arquitecturas del receptor más convenientes para un alto nivel de integración son las de Cero-IF y Bajo-IF. En la figura 1.2 se muestra la estructura de un receptor Cero-IF. Como podemos ver, este tipo de receptores esta compuesto por diferentes bloques entre los que destaca el amplificador de bajo ruido (LNA, low Noise Amplifier) por ser el primer elemento activo con el que se encuentra la señal. Este proyecto en sí, trata del diseño de dicho amplificador.



Figura1.2 Receptor Cero-IF con LNA multibanda.

1.1 Objetivos

El objetivo principal de este proyecto es el diseño de un amplificador de bajo ruido multibanda integrado con carga sintonizable para diferentes estándares que estén entre los 900 MHz y los 5 GHz, y adaptación de entrada de banda ancha mediante filtro. El diseño se hará en la tecnología SiGe 0.35 µm de AMS (*Austria Micro System*)[1]-[2].

En el siguiente apartado daremos una visión general de la estructura de la memoria así como un resumen del desarrollo del proyecto.

1.2 Estructura de la memoria

En este primer capítulo se ha descrito como la evolución de las tecnologías inalámbricas nos llevan a un sistema común para varios estándares de comunicaciones. También se ha visto que una de las evoluciones más recientes en las comunicaciones inalámbricas es la aparición de terminales multiestándar. Por último, se ha fijado los objetivos del proyecto.

En el capítulo 2 describiremos las características de los principales estándares de comunicaciones móviles. Se comenzará con una explicación general de las características comunes a cualquier sistema de radiofrecuencia (RF). A continuación se estudiarán los estándares de GSM, UMTS, y el estándar 802.11a/b/g, en lo que a características de radiofrecuencia se refiere.

En el capítulo 3 nos centraremos en las características de los LNAs multibanda. Para ello primero estudiaremos las topologías de LNA multibanda más comúnmente usadas, para luego abordar nuestros diseños.

En el capítulo 4 profundizaremos en el estudio de la tecnología SiGe de 0.35 µm de AMS. Como parte de este estudio, se analizarán los componentes de dicha tecnología que forman parte de un LNA.

Una vez estudiada la tecnología, en el capítulo 5 nos centraremos en el diseño a nivel de esquemático. Para simularlo se utilizará el *software ADS (Advanced Design System)* [28].

En el capítulo 6 pasaremos a la implementación física de los diseños obtenidos en el capítulo anterior haciendo uso del *software Cadence* [25]. Una vez generados nuestros

layouts, se realizan una serie de simulaciones *post-layout* para asegurar la correcta implementación de nuestro diseño.

El capítulo 7 nos centraremos en las medidas obtenidas del circuito diseñado una vez fabricado por la *foundry*. Para ello haremos uso de una comparativa entre los resultados obtenidos *post layout* y dichas medidas.

Finalmente, en el capítulo 8 se resumen las principales conclusiones y resultados obtenidos a raíz de este proyecto.

1.3 Peticionario

Actúa como peticionario para este proyecto fin de carrera, la división de Tecnología Microelectrónica (*TME*) del Instituto Universitario de Microelectrónica Aplicada (*IUMA*).

Capítulo 2

Estudio de los diferentes estándares para terminales móviles

En el capítulo anterior hemos visto una introducción general de cómo se ha desarrollado nuestro proyecto y se estableció los diferentes estándares sobre los que íbamos a trabajar.

En este capítulo analizaremos los diferentes estándares que existen para terminales móviles, así como los parámetros característicos de cada estándar, ya que protagonizan un importante papel dentro de nuestro estudio.

Para ello, comenzaremos con una introducción de las características de los sistemas de radiofrecuencia (*RF*) en general [7], [11]. Con esta información podremos analizar las diferentes características de los estándares para terminales móviles que vamos a estudiar.

2.1 Características de los sistemas de RF

Los conceptos tratados en este apartado son comunes a la mayoría de los bloques que componen un sistema de *RF*, por esta razón serán de utilidad más adelante para el estudio del sistema donde irán incluidos nuestros amplificadores.

2.1.1 Ganancia (G)

La ganancia de un circuito determina la relación entre las amplitudes de la señal de salida y la de entrada. La ganancia en tensión se puede expresar mediante la ecuación 2.1.

$$G = \frac{V_{salida}}{V_{entrada}}$$
(2.1)

Siendo su valor en decibelios el mostrado en la ecuación 2.2.

$$G(dB) = 20 \cdot \log\left(\frac{V_{salida}}{V_{entrada}}\right)$$
(2.2)

Cuando se trabaja con sistemas de radiofrecuencia no se suele hablar en términos de tensión sino en términos de potencia. Por tanto, de ahora en adelante hablaremos de la ganancia en potencia de una etapa. Para medir la ganancia en potencia de un circuito se utilizan los parámetros *S*, más concretamente el parámetro S21.

2.1.2 Ruido

El ruido se define como cualquier interferencia aleatoria no relacionada con la señal de interés. La inevitable presencia del ruido en un sistema de comunicación causa que la transmisión de señales eléctricas a través del mismo no sea segura. Hay muchas fuentes potenciales de ruido. Éstas pueden ser externas al sistema (ruido atmosférico, ruido galáctico, ruido producido por el hombre) o propias del mismo sistema. En este apartado sólo se estudiará las fuentes de ruido generadas por el propio sistema.

El ruido interno está muy unido a los fenómenos físicos que caracterizan el comportamiento de los componentes de los circuitos empleados en RF. Estos fenómenos

consisten en variaciones espontáneas de tensiones o corrientes causadas por la agitación temporal de las cargas en los conductores o por la estructura granular de dichas cargas. Por lo tanto, podemos deducir que el ruido producido por un circuito electrónico no puede ser eliminado por completo debido a que es intrínseco al propio funcionamiento del circuito. Sin embargo, si es posible minimizar sus efectos mediante un diseño adecuado del mismo.

2.1.2.1 Tipos de ruido en circuitos integrados

En este subapartado se explicará brevemente los tipos de ruido que se encuentran en los circuitos integrados, así como el motivo de su aparición.

Ruido Térmico

Es una perturbación de carácter aleatorio que aparece de forma natural en los conductores debido a la agitación térmica de los electrones. Los electrones de un conductor poseen distintos valores de energía debido a la temperatura del conductor. Las fluctuaciones de energía en torno al valor más probable son muy pequeñas pero suficientes para producir la agitación de las cargas dentro del conductor. Estas fluctuaciones de las cargas crean una diferencia de tensión que se mezcla con la señal transmitida por el conductor, produciendo interferencias en la misma y degradando la calidad de la señal.

Como la causa de este tipo de ruido es el movimiento térmico de los electrones, es lógico esperar que esté relacionado con la temperatura y de hecho aumenta directamente con la misma. La potencia media de ruido térmico está definida por la ecuación 2.3:

$$\eta = 4 \cdot K \cdot T \cdot \Delta f \tag{2.3}$$

Donde:

- η es la potencia media de ruido media medida en vatios.
- *K* es la constante de *Boltzmann*, $K = 1.381 \times 10^{-23} Jul/^{\circ} K$.
- *T* es la temperatura absoluta.
- Δf es el ancho de banda de la señal.

Como se puede observar en la ecuación (2.3) el valor del ruido térmico también aumenta de forma proporcional con el ancho de banda de la señal. Las fuentes de ruido térmico más comunes en los circuitos integrados son las resistencias y los transistores.

Ruido Shot

La base fundamental del ruido *Shot* es la naturaleza granular de la carga eléctrica. El ruido *Shot* se origina solamente cuando hay un flujo de corriente a través de una barrera de potencial y está asociado al mecanismo físico de salto de una barrera de potencial por un transporte de carga.

Estos procesos físicos asumen la existencia de un promedio de flujo de corriente que se manifiesta en forma de huecos y electrones fluyendo en los semiconductores. En particular, en un semiconductor, la causa de este ruido es la dispersión aleatoria de los electrones o a la recombinación aleatoria de los huecos. Como consecuencia, el ruido *Shot* dependerá de la carga del electrón, del valor medio de la corriente y, como en el ruido térmico, del ancho de banda.

Ruido Flicker

Este tipo de ruido aparece en todos los dispositivos activos, así como en algunos elementos pasivos. Está caracterizado por una densidad espectral de potencia que aumenta cuando la frecuencia decrece. Por esta propiedad este ruido es muy diferente del ruido térmico y del ruido *Shot*, aunque esté caracterizado también por una función de densidad de probabilidad gaussiana.

En los dispositivos electrónicos, la aparición del ruido *flicker* está más marcada en dispositivos que son sensibles a los fenómenos de superficie ya que los defectos e impurezas en la superficie del material del dispositivo pueden atrapar y liberar cargas aleatoriamente.

La corriente i generada por el ruido *flicker* presenta, en general, una densidad espectral de potencia como se muestra en la ecuación (2.4).

$$S_{i(t)} = K_1 \cdot \frac{I^a}{f^b} \tag{2.4}$$

Siendo:

- *I* el flujo de corriente directa del dispositivo.
- K_1 una constante particular para cada dispositivo.
- *a* una constante en el rango de 0.5 a 2.

b una constante aproximada a la unidad.

Debemos considerar que al trabajar con circuitos de RF estamos tratando con altas frecuencias por lo que el ruido *flicker* no tiene un efecto considerable.

De todos los tipos de ruido que se han visto el más importante es el ruido térmico, ya que está directamente relacionado con el ancho de banda de la señal y con la temperatura a la que trabaja el dispositivo electrónico.

2.1.2.2 Fuentes de ruido en circuitos integrados de RF

El ruido que se genera en los circuitos integrados es debido a los componentes que han sido integrados en el mismo. Aunque las resistencias y los transistores son las fuentes de ruido principales en los circuitos integrados, existen otros dispositivos que también añaden ruido. Estos dispositivos pueden ser los condensadores y las bobinas. Idealmente estos componentes de carácter reactivo no son ruidosos pero al integrarse aparecen una serie de efectos parásitos que si contribuyen a la aparición de algún tipo de ruido.

Ruido térmico en resistencias integradas

En una resistencia R el ruido térmico que se origina puede ser modelado por una fuente de tensión en serie con la resistencia con un valor cuadrático medio o por un generador de corriente en paralelo con R de valor cuadrático medio como se representa en la figura 2.1.



Figura 2.1 Fuentes de ruido equivalente en un resistencia.

La densidad espectral de potencia de la fuente de tensión serie y la del generador de corriente equivalente de ruido se muestra en las ecuaciones 2.5 y 2.6 respectivamente.

$$S_{\nu(t)} = 4 \cdot K \cdot T \cdot R \tag{2.5}$$

$$S_{i(t)} = \frac{4 \cdot K \cdot T}{R} \tag{2.6}$$

Como se puede observar en estas ecuaciones, la densidad espectral de potencia del ruido térmico es independiente de la frecuencia. Es decir, el ruido térmico generado por una resistencia a baja frecuencia es el mismo que el introducido a alta frecuencia.

El ruido térmico y en general todos los tipos de ruido que presentan esta característica se le conoce como ruido blanco.

El valor cuadrático medio de ruido para la fuente de tensión y para la fuente de corriente equivalente de ruido se representa en las ecuaciones 2.7 y 2.8 respectivamente.

$$V_n^2(t) = 4 \cdot K \cdot T \cdot R \cdot \Delta f \tag{2.7}$$

$$\overline{i_{n}^{2}(t)} = 4 \cdot K \cdot T \cdot \frac{1}{R} \cdot \Delta f$$
(2.8)

De las ecuaciones anteriores se puede deducir que el valor del ruido térmico generado en una resistencia es directamente proporcional al ancho de banda de la señal.

2.1.2.3 Figura de ruido (NF)

En un amplificador de *RF*, incluso cuando no hay señal a la entrada, a la salida se puede medir una pequeña tensión. A esta pequeña cantidad de potencia de salida se la suele denominar potencia de ruido. La potencia de ruido total a la salida es la suma de la potencia de ruido a la entrada amplificada más la potencia de ruido a la salida producida por el sistema. El factor de ruido describe cuantitativamente la respuesta frente al ruido de un sistema. Se define como la relación entre la potencia total de ruido disponible a la salida del sistema y la potencia de ruido disponible a la salida debido al ruido térmico, siendo éste la única señal a la entrada. El factor de ruido se expresa como muestra la ecuación 2.9.

$$F = \frac{P_{N0}}{P_{Ni} \cdot G_A} \tag{2.9}$$

Donde:

- P_{N0} es la potencia total de ruido disponible a la salida del sistema.
- P_{Ni} es la potencia de ruido disponible a la entrda en un ancho de banda *B*, P_{Ni} =*k*·*T*·*B* (*k* y *T* son respectivamente la constante de *Boltzmann* y la temperatura absoluta. B es el ancho de banda).
- G_A es la ganancia de potencia disponible definida como la relación entre la potencia de señal disponible a la salida (P_{S_0}) y la potencia de señal disponible a la entrada (P_{S_i}).

Sustituyendo G_A por dicha relación en la ecuación (2.9) obtenemos que el factor de ruido es el dado por la ecuación 2.10.

$$F = \frac{P_{S_i} / P_{N_i}}{P_{S_0} / P_{N_0}} = \frac{SNR_i}{SNR_0}$$
(2.10)

Donde SNR_i y SNR_o son las relaciones señal a ruido medidas a la entrada y a la salida respectivamente.

De esta forma, el factor de ruido es una medida de cuanto se degrada la SNR al pasar la señal a través del circuito. Si el circuito no añadiese ruido, entonces $SNR_i = SNR_o$, independientemente del valor de la ganancia del mismo. Esto es debido a que tanto la señal como el ruido son amplificadas (o atenuadas) por el mismo factor. Por lo tanto, el factor de ruido de un circuito sin ruido es igual a 1 aunque por lo general el factor de ruido suele ser mayor que la unidad.

Para dos etapas en cascada el factor de ruido viene dado por la ecuación 2.11.

$$F = F_1 + \frac{F_2 - 1}{G_{A1}} \tag{2.11}$$

Donde:

- F_1 y F_2 son las figuras de ruido de ambas etapas por separado.
- G_{AI} es la ganancia de la primera etapa.

La ecuación (2.11) muestra que la primera etapa es la que más contribuye al ruido total ya que su factor de ruido se suma directamente a la del sistema y la de la segunda etapa es atenuada por la ganancia de la primera etapa. En consecuencia, la primera etapa de un sistema de radiofrecuencia (LNA) debe tener una baja figura de ruido y una alta ganancia.

Por último, cabe mencionar que el factor de ruido expresado en decibelios se denota como figura de ruido (NF).

2.1.3 Punto de Intercepción de Tercer orden (IP3)

El punto de intercepción de tercer orden es una medida de la linealidad de un circuito. Cuando dos señales con diferentes frecuencias (ω_1 y ω_2) son aplicadas a un sistema no lineal, la salida exhibe, en general, términos armónicos de ω_1 y ω_2 , y también términos de frecuencias que siguen la ley $m\omega_1\pm n\omega_2$ los cuales se producen por mezcla de los anteriores. A estos se les denomina productos de intermodulación (*IM*). Se define el orden de cada producto como la suma de m+n. Los productos de intermodulación se pueden dar referidos a la salida (*OIM*) o a la entrada (*IIM*) y se suelen expresar en *dBm*. Ambos valores están relacionados a través de la ganancia del circuito (*OIM* = *IIM*+*G dB*). Los productos de intermodulación más importantes son los de tercer orden ($2\omega_1-\omega_2$ y $2\omega_2-\omega_1$), desechando el término de continua que normalmente no condiciona la información y los términos superiores por considerarlos de magnitud muy pequeña o estar alejados de la frecuencia de la portadora. En la figura 2.5 se muestra como los productos de intermodulación pueden caer dentro del canal deseado produciendo fuertes interferencias.





La corrupción de las señales debido a la intermodulación de tercer orden de dos interferencias cercanas es algo común y perjudicial. Para determinar cuánto es esta degradación se define una figura de mérito llamada punto de intercepción de tercer orden *IP3 (third intercept point*) el cual se puede dar referido a la entrada (*IIP3*) o a la salida (*OIP3*). Por medio de la ecuación 2.12 se puede calcular el *IIP3*.

$$IIP3_{dBm} = \frac{\Delta P_{dB}}{2} + Pin_{dBm}$$
(2.12)

Donde:

- P_{in} es la potencia de la señal interferente (tonos).
- ΔP_{dB} es la diferencia de potencia entre la señal interferente y el *IIM*3.

En la Figura 2.6 se muestra la interpretación gráfica de ambas cantidades así como del *IP3*. Para determinar gráficamente el *IP3* se representa la salida deseada y la salida del producto de intermodulación de tercer orden en función del nivel *RF* a la entrada. El *IP3* es la intercepción extrapolada de esas dos curvas. En general cuanto mayor sea el *IP3* más lineal será nuestro circuito.



Figura 2.6 Medida del IP3 referido a la entrada.

Así, el *IIP3* se puede determinar a partir de la ecuación 2.12 como se muestra en la ecuación 2.13.

$$IIP3_{dBm} = \frac{Pin_{dBm} - IIM3}{2} + Pin_{dBm}$$
(2.13)

El IIM3 viene dado por la ecuación 2.14.

$$IIM 3_{dBm} = Pin_{dBm} - 2(IIP3_{dBm} - Pin_{dBm})$$

$$IIM 3_{dBm} = 3Pin_{dBm} - 2IIP3_{dBm}$$
 (2.14)

Es digno de mención que el representar la linealidad de un componente mediante el uso del *IM3* presenta el inconveniente que debe ser especificada la potencia de entrada. Con el *IP3* se salva este problema. El *IIM3* y el *OIM3* son medidas absolutas de la potencia de los productos de intermodulación referidos a la entrada y a la salida, mientras que el *IIP3* y el *OIP3* son medidas relativas a los valores de los tonos de test utilizados. De esta forma, haciendo uso del *IIP3* o el *OIP3* podemos comparar distintos sistemas cuyas medidas se

hayan hecho con diferentes tonos y por ello son la forma más habitual de caracterizar los efectos de la intermodulación.

2.1.4 Coeficiente de onda estacionario (VSWR)

Está relacionado con el coeficiente de reflexión (Γ_L , relación entre la onda incidente y la reflejada) según la ecuación (2.15) e indica una medida cuantitativa de la adaptación del circuito a la entrada (*VSWR1*) o a la salida (*VSWR2*). En la ecuación 2.15, Z_0 es la impedancia característica de la línea de transmisión y Z_L es la impedancia de carga. Como se puede observar, si terminamos la línea de transmisión con una impedancia igual a su impedancia característica, el coeficiente de reflexión será cero, lo cual equivale a un *VSWR* de valor 1. El hecho de que se utilice más el coeficiente de onda estacionario que el coeficiente de reflexión se debe a que es más fácil de medir (no es más que la relación entre la tensión de pico máxima y mínima a lo largo de una línea sin pérdidas).

$$|\Gamma_{L}| = \left| \frac{Z_{L} - Z_{0}}{Z_{L} + Z_{0}} \right| = \frac{VSWR - 1}{VSWR + 1}$$
(2.15)

2.2 Principales estándares para terminales móviles

A continuación vamos a ver las características de radiofrecuencia de los principales estándares usados en las comunicaciones inalámbricas [10], más concretamente vamos a estudiar el sistema global de comunicaciones móviles (GSM), el sistema universal de telecomunicaciones móviles (UMTS), y las redes de área local inalámbricas (WLAN) basadas en el estándar 802.11.

2.2.1 GSM.

La versión original del estándar de GSM, desarrollada por el instituto europeo de estándares de telecomunicaciones (ETSI), *Sophia Antipolis Cedex*, Francia, era operativa en la banda de 900 MHz y era usada en toda Europa. Hoy, el estándar GSM es usado en todo el mundo y, como se muestra en la figura 2.7, a partir de la versión original se ha desarrollado una familia de tres subsistemas, con una determinada frecuencia y geográficamente espaciados. Estos subsistemas son, el sistema global para las comunicaciones móviles mejorado (E-GSM: *enhanced global system for Mobile Communications*), el sistema de comunicación celular digital (DCS: *digital system for Mobile Communications*), y los sistemas personales de comunicación (PCS: *personal Communications services*). Los dos primeros



subsistemas (E-GSM, DCS) son usados en Europa, mientras que EL PCS ha sido desplegado en estados unidos.

Figura 2.7 . plan de frecuencias GSM.

Las características más importantes de las señales de GSM están resumidas en la tabla 2.1.

	E-GSM, DCS, PCS
Modulación	Gausiana-MSK
Ancho de banda de canal	200 kHz
Error de bit (Bit Rate)	270 kb/s

Tabla 2.1 Características GSM

Vamos a analizar las características del subsistema E-GSM, puesto que las características de E-GSM, DCS y PCS son similares y el E-GSM es la versión mas severa de GSM en lo que a especificaciones del receptor se refiere.

Para el estándar E-GSM [15] la tasa de error binario (BER: bit error rate) tiene que ser menor de 10^{-4} , o lo que es lo mismo una relación señal a ruido (SNR: signal-to-noise ratio) de 9 dB en la entrada del demodulador, que tienen que ser alcanzados con una

sensibilidad de -102 dBm en presencia del ruido blanco gausiano aditivo. Esto quiere decir que para una señal de 200 kHz de ancho de banda la figura de ruido (NF) máxima es de 9 dB.

En cuanto a la intermodulación, el punto de intermodulación de tercer orden (IIP3) máximo que se especifica es de -18 dBm.

Estas son las principales características que impone el estándar a los receptores GSM. Actualmente los receptores de GSM que se realizan en tecnologías de bajo coste, usan arquitecturas cero-IF o *low*-IF [19],[20]. Este tipo de estructuras permiten que el consumo de potencia sea bastante bajo con respecto a los receptores usados anteriormente (superheterodino [39]). Además, con esta arquitectura es más fácil incluir las tres bandas de GSM.

Las especificaciones de radiofrecuencia para un LNA que trabaje en la banda de GSM se muestran en la tabla 2.2 Vemos que la ganancia es bastante grande, pero esta dependerá del conjunto del receptor en el que se incluya. Lo que si hay que tener en cuenta es que la ganancia debe ser grande para limitar la contribución del ruido de los mezcladores, así como el resto de etapas del receptor.

 Tabla 2.2
 Especificaciones LNA GSM

	Ganancia	Ruido	IIP3	IIP2
LNA	23 dB	3 dB	-5 dBm	

2.2.2 UMTS

La tercera generación de sistemas inalámbricos globales (3G), para las comunicaciones, provee de voz y servicios de información usando el acceso múltiple por división de códigos de banda ancha (WCDMA).

Los sistemas UMTS están continuamente transmitiendo y recibiendo información por lo que la banda de transmisión está situada entre 1920-1980 MHz, mientras que la banda de recepción está situada entre 2110-2170 MHz. Vemos que el espacio entre recepción y transmisión es de 135 MHz, por lo que se requiere un receptor altamente linear para que la transmisión no interfiera en la recepción.

Las especificaciones de UMTS dependen altamente de las pérdidas de inserción que aparezcan, y del aislamiento entre transmisión y recepción. Al igual que para GSM, las arquitecturas más empleadas son las cero-IF y low-IF. Teniendo en cuenta esto, la figura de ruido máximo ha de ser de 6 dB, y el producto de intermodulación de tercer orden de -17 dBm [21].

La arquitectura de receptor de UMTS más usada es la cero-IF [22], [29] y las especificaciones del receptor se muestran el la tabla 2.3.

Tabla 2.3 Especificaciones LNA UMTS

	Ganancia	Ruido	IIP3	IIP2
LNA	18 dB	3 dB	0 dBm	

Al igual que para GSM la ganancia es elevada para limitar el ruido de los mezcladores, pero además UMTS tiene unos requisitos de ruido y linealidad muy rigurosos, debido a que dependen muy fuertemente del aislamiento entre transmisión y recepción, que hacen que en ocasiones se tenga que usar un filtro paso banda para atenuar la salida de transmisión, y así minimizar la especificación de IIP3. El uso de este filtro se puede eliminar realizando un diseño cuidadoso que permita resolver las especificaciones de linearidad.

2.2.3 El estándar 802.11a/b/g

El propósito del estándar IEEE 802.11 [30] era tener una alta tasa de conectividad inalámbrica entre los ordenadores personales o en los sitios de trabajo, evitando el uso de cables costosos y abultados. Este estándar se creó para ser utilizado en redes de área local (LANs) inalámbricas, pero es frecuente que en la actualidad se utilice para el acceso a Internet. El *Wi-Fi* es un conjunto de estándares para redes inalámbricas basado en los estándares IEEE 802.11 (Ethernet inalámbrica).

Las redes Wi-Fi se rigen según el estándar del IEEE 802.11 cuyas variantes más importantes se detallan a continuación:

• El 802.11a [31] fue el primero en aparecer, puede llegar hasta 54 Mbps, el problema es que su frecuencia (5 GHz) dificulta la implementación de dispositivos de bajo coste.

• El 802.11b [32] puede llegar hasta 11Mbps según el estándar IEEE, aunque realmente se consiguen velocidades de hasta 22Mbps. Usa la frecuencia de 2.4 GHz, la misma que el *bluetooth*, por lo que puede provocar posibles interferencias con los dispositivos que usan dicha tecnología. Sus ventajas son la gran implantación que ha tenido gracias a que la banda que usa es gratuita, y al bajo precio de los dispositivos.

• El 802.11g [33] es una revisión del b aumentando la velocidad hasta 54Mbps. Este estándar es equivalente al b en todo lo demás (frecuencia, ventajas, desventajas...).

Ahora vamos a ver las características del estándar en lo que a especificaciones de radiofrecuencia se refiere, para ver los requisitos que nos interesan para la realización de nuestro proyecto.

≻ El 802.11b

El estándar especifica un nivel de sensibilidad de -76 dBm, por lo que el la figura de ruido máxima puede ser de 14.8 dB. De igual forma, el estándar no especifica una prueba de intermodulación. Sin embargo, el requisito de linearidad se puede expresar en términos de punto de compresión a 1 dB, el cual tiene un valor aproximado de -26 dBm. El estándar requiere un nivel máximo de señal igual a -10 dBm. En el caso más crítico del estándar, es decir a 22 Mbps, el punto de compresión a 1 dB es aproximadamente de 0 dBm.

≻ El 802.11a

El estándar especifica un nivel de sensibilidad de -65 dBm, por lo que el la figura de ruido máxima puede ser de 7.5 dB. De igual forma, el estándar no especifica una prueba de intermodulación. Sin embargo, el requisito de linearidad se puede expresar en términos de punto de compresión a 1 dB, el cual tiene un valor aproximado de -26Bm.

El estándar requiere un nivel máximo de señal igual a -30 dBm, por lo que el punto de compresión es aproximadamente de -20 dBm.

Como vemos las características del estándar son muy similares a la del 802.11b, cambiando únicamente la frecuencia de trabajo de cada estándar.

≻ El 802.11g

Como ya explicamos un poco mas arriba, este estándar es similar al 802.11b en todo, teniendo como principal diferencia que requiere un nivel máximo de señal igual a -20 dBm, por lo que el punto de compresión es aproximadamente de -10 dBm.

En la tabla 2.4 se resume las características del estándar 802.11a/b/g, para las redes de área local inalámbricas (WLAN).

	802.11b	802.11a	802.11g
Figura de ruido	14.8 dB	7.5 dB	7.5 dB
P.C. 1dB	0 dBm	-20 dBm	-10 dBm

Tubla 2.1 Requeimmentos willing

Estas son las principales características en lo que al estándar se refiere. A continuación vamos a ver los principales requerimientos de un receptor que cubra este estándar.

Las arquitecturas más usadas para los receptores de este tipo son las de tipo cero-IF o *low*-IF, que permiten que el consumo de potencia sea bastante bajo con respecto a otros receptores, y concretamente la más usada es la de cero-IF. Las especificaciones de radiofrecuencia para un LNA que cubra el estándar 802.11 se muestran en la tabla 2.5. Vemos que la ganancia es bastante grande igual que sucedía en los casos anteriores.

Tabla 2.5 Especificaciones LNA

	Ganancia	Ruido	P.C. 1 dB	IIP2
LNA	18 dB	3 dB	-15 dBm	

2.3 Resumen

En este capítulo hemos visto las principales características de los sistemas de RF. A continuación hemos los valores más importantes, (ganancia, ruido, linealidad), de los estándares más importantes usados en tecnología inalámbrica en lo que a características de radiofrecuencia se refiere, algo sumamente importante para poder realizar nuestro LNA.

En el siguiente capítulo veremos las principales topologías que se usan para realizar LNAs multibanda, y con esta información propondremos nuestro modelo de amplificador arealizar.

Capítulo 3

LNAs Multibanda

En el capítulo anterior hemos visto las principales características de los sistemas de RF. Igualmente, se ha dado una explicación sobre los estándares más importantes que existen en las comunicaciones móviles, en lo que a especificaciones de radiofrecuencia se refieren. En este capítulo nos centraremos en el estudio de las estructuras de LNA multibanda más comúnmente utilizadas. A partir de dichas estructuras propondremos nuestro modelo de LNA multibanda a diseñar.

3.1 LNAs Multibanda

Las topologías de LNA multibanda más comúnmente usadas son la de emisor común y la de cascodo en diferentes configuraciones, como puede ser por ejemplo usar varias etapas en emisor común, o usar diferentes tipos de adaptación de entrada y salida para conseguir cubrir las bandas necesarias. En este apartado nos centraremos en ver estas estructuras para ver cual es la mejor opción de diseño, a continuación veremos que tipos de adaptación de entrada y salida vamos a usar, para finalmente proponer el modelo que vamos a diseñar.

3.1.1 Amplificador en configuración emisor común

La configuración más básica de LNA es la denominada emisor-común, tal y como se ve en la Figura 3.1.



Figura 3.1 Amplificador en configuración emisor común.

Si aplicamos una corriente de polarización I_B , la ganancia de tensión aproximada de este amplificador está dada por la ecuación (3.1):

$$A_{VS} = \frac{V_o}{V_i} \approx -\frac{R_C}{r_e'}$$
(3.1)

Como ya comentamos en anteriores capítulos, la contribución de ruido de un LNA debe ser la menor posible, por lo que el diseño de todos sus componentes y de la etapa de polarización debe seguir una metodología apropiada para minimizarlo [4], [5], [6], [11].

En la figura 3.2 podemos observar nuestro amplificador emisor común con el circuito de polarización comúnmente empleado en RF. En ella se puede apreciar que Q_2 e I_{BIAS} generan la corriente de alimentación del transistor Q_1 . La resistencia R_1 aísla la señal entrante de RF del ruido generado por Q_2 . Por otro lado, la resistencia R_2 mantiene la misma caída de voltaje que R_1 , dando por resultado una corriente de base fija y finita en Q_1 .

Si R_1 es suficientemente más grande que R_s , el efecto del circuito de polarización puede despreciarse sobre el funcionamiento del LNA. De acuerdo con esta premisa, podemos hacer un estudio del ruido que afecta a nuestro amplificador. Para ello, nos basaremos en el esquema mostrado en las Figuras 3.3a y 3.3b.



Figura 3.2 LNA en configuración emisor común con circuito de polarización.



Figura 3.3 A) Modelo exhaustivo del ruido. B)Modelo equivalente

Se puede apreciar (véase Fig. 3.3b) que el ruido existente en nuestro amplificador lo hemos sustituido por una resistencia serie R_{eq} , despreciando capacidades parásitas y otras resistencias.

Con esto, podemos ver que la NF del LNA viene dada por la expresión 3.2.

$$NF = 1 + \frac{R_{eq}}{R_s} \tag{3.2}$$

De la misma manera, podemos definir el nivel de ruido mediante una fuente de tensión $\left(\overline{V_n^2}\right)$ referida a la entrada como:

$$\overline{V_n^2} = 4kT\left(r_b + \frac{1}{2g_m}\right)$$

$$\overline{V_n^2} = 4kT\left(r_b + \frac{V_T}{2I_c}\right)$$
(3.3)

Donde T es la temperatura, g_m es la ganancia de transconductancia del transistor, V_T es la tensión térmica (25mV para T=25°C) e Ic la corriente de colector. Observando las ecuaciones 3.2 y 3.3 se comprueba la relación dada por la ecuación 3.4.

Se aprecia que para reducir la resistencia equivalente (R_{eq}) y por tanto el ruido, el transistor Q_1 debe tener un tamaño grande (r_b pequeña). Además, si la corriente de colector es elevada, reduciremos aún más la R_{eq} .

$$R_{eq} = r_b + \frac{V_T}{2Ic} \tag{3.4}$$

Sin embargo, el aumentar el tamaño del transistor para reducir la r_b , trae una serie de desventajas. La primera viene dada por el aumento de la capacidad de entrada (tanto la C_{je} como la C_{jc}), lo que atenúa la señal entrante de RF. Además, dicha atenuación hace que el ruido introducido por Q_1 y R_c se haga más patente.

Otra desventaja añadida es debida a la existencia de grandes capacidades colectorbase y colector-sustrato. Con estos dos impedimentos obtenemos una reducida ganancia de tensión y un incremento de la corriente de polarización para compensar esta pérdida. De aquí se obtiene una alta capacidad de difusión base-emisor, así como un alto ruido *shot* de base (*base shot noise*).

Debido a estas dos características, la figura de ruido presenta un mínimo para un determinado tamaño de Q_1 y una determinada corriente de polarización.

Con objeto de obtener una estimación de la figura de ruido mínima y de para qué condiciones se da esta, el siguiente paso que daremos será añadir a nuestro modelo el ruido *shot* de base, tal y como muestra la Figura 3.4. Con esto mejoraremos la precisión de la ecuación 3.3. De acuerdo con la mencionada figura, obtenemos la expresión 3.5.

$$\overline{I_n^2} = 4kT \, \frac{Ic \,/\beta}{2V_T} \tag{3.5}$$

Para una resistencia de fuente R_s , el ruido total referido a la entrada incluyendo la contribución de dicha resistencia es el dado por la ecuación 3.6

$$\overline{V_{tot}}^{2} = 4kT \left(R_{s} + r_{b} + \frac{1}{2g_{m}} + \frac{g_{m}R_{s}^{2}}{2\beta} \right)$$
(3.6)



Figura 3.4 Modelo incluyendo el ruido metralla de base.

donde la correlación entre el ruido de *shot* del colector y el ruido de *shot* de la base ha sido despreciada. La figura de ruido es por tanto igual a la expresión (3.7).

$$NF = \frac{V_{tot}^{2}}{4kTR_{s}} = 1 + \frac{r_{b}}{R_{s}} + \frac{1}{2g_{m}R_{s}} + \frac{g_{m}R_{s}}{2\beta}$$
(3.7)

Analizando esta expresión, obtenemos que la figura de ruido alcanzará un mínimo para:

$$NF_{\min} = 1 + \sqrt{\left(\frac{1 + 2g_m r_b}{\beta}\right)}$$
(3.8)

Siendo la R_s óptima:

$$R_{Sopt} = \sqrt{\frac{\beta(1+2g_m r_b)}{g_m}}$$
(3.9)

La ecuación 3.9 no tiene en cuenta el efecto de las capacidades parásitas. Sin embargo, una aproximación razonable a altas frecuencias consiste en dar a β el valor dado por la frecuencia de operación, es decir:

$$|\beta| \approx f_T / f$$

(3.10)

La relación obtenida para R_{Sopt} (ecuación 3.9) sugiere que una red de adaptación de impedancias entre la antena y el LNA puede proporcionar una mínima figura de ruido. Esto se consigue por la transformación de la impedancia de salida de la antena (R_s) a R_{Sopt} .

3.1.2 LNA cascodo

Basándonos en la configuración anterior, existe otra topología que añade diversos componentes para mejorar el rendimiento del amplificador. Nos referimos a la denominada "LNA cascodo", tal y como muestra la Figura 3.5.

Esta arquitectura está caracterizada por utilizar una configuración cascodo, la cual consiste en añadir un transistor (Q_2) en configuración base común que nos permitirá aislar la salida de la entrada del circuito. Esto evitará posibles interacciones no deseadas. Otro de los beneficios que presenta es el de reducir la capacidad parásita del transistor Q_1 .



Figura 3.5 LNA cascodo.

En este circuito, e igual que sucedía con la configuración emisor común, el transistor Q_3 forma una fuente de corriente con Q_1 y tiene una dimensión mucho menor que este último. Con esto logramos reducir el consumo de potencia del circuito. La corriente a través de Q_3 está fijada mediante la resistencia R_{REF} .

La resistencia R_{BIAS} debe ser lo suficientemente grande como para no afectar a la figura de ruido del amplificador. En sistemas donde se requiera una Z_{in} de 50 Ω , valores de cientos de Ohms a kOhms son los adecuados para R_{BIAS} .

La bobina L_c y el condensador C_L forman parte de la carga y de la red de adaptación a la salida. Por último, la adaptación a la entrada lo logramos con las bobinas L_b y L_e .

3.2 Consideraciones de banda ancha

Las topologías analizadas anteriormente son las más utilizadas para realizar amplificadores de banda estrecha. Para amplificadores multibanda debemos tener en cuenta una serie de modificaciones, que exponemos a continuación:

- Se tiene que sustituir la red de adaptación de banda estrecha por una de banda ancha, que cubra las frecuencias deseadas. Para ello usamos un filtro que cubra la banda que queramos.
- Se tiene que sustituir la carga (circuito tanque) de banda estrecha por una carga de banda ancha.

3.2.1 Adaptación de entrada de banda ancha

La metodología que vamos a usar para la realizar la adaptación de banda ancha de nuestro amplificador es el diseño de filtros en escalera o *ladder filters*.

Para ello vamos a considerar la red de cuatro puertos (dos de entrada y dos de salida) de la figura 3.6. Desde el punto de vista de la adaptación de impedancias, si la impedancia de entrada del circuito es igual a R_1 y la de salida es igual a R_2 , entonces tendremos máxima transferencia de potencia a la entrada y a la salida.


Figura 3.6 Red de adaptación de cuatro puertos.

Por otro lado, consideremos el filtro paso bajo de segundo orden de la figura 3.7.



Figura 3.7 Filtro en escalera paso bajo de segundo orden.

Podemos apreciar que los valores escogidos de L y C permiten obtener una impedancia totalmente resistiva hasta la frecuencia ω_0 .

Esto se puede observar mejor en la figura 3.8, donde se aprecia que la impedancia de entrada es resistiva hasta ω_0 . Fuera de la banda de paso la impedancia de entrada es totalmente reactiva y no hay propagación de señal a través del circuito.



Figura 3.8 Respuesta espectral del filtro en escalera de segundo orden.

Si trasladamos en frecuencia nuestro filtro paso bajo, tendremos que

$$\left(\frac{s}{\omega_0}\right) \Rightarrow \left(\frac{s}{\omega_0}\right) + \left(\frac{\omega_0}{s}\right) \tag{3.11}$$

Es decir, si en banda base tenemos un inductor serie, en alta frecuencia tendremos que crear un circuito formado por una bobina y un condensador en serie. Del mismo modo, a nuestro condensador paralelo se le añadirá una bobina formando otro circuito paralelo LC. Por tanto tendremos un filtro de cuarto orden, tal y como muestra la figura 3.9.



Figura 3.9 Filtro en escalera de cuarto orden para adaptación de impedancias en banda ancha.

La impedancia de entrada de nuestro filtro tendrá el aspecto de la figura 3.10.



Figura 3.10 Respuesta espectral del filtro ladder de cuarto orden.

Se aprecia que dentro de la banda establecida por las frecuencias ω_L y ω_U la impedancia es constante y totalmente real.

El ancho de banda fraccional se define como muestra la ecuación 3.12.

$$\eta = \frac{\omega_U - \omega_L}{\sqrt{\omega_U \omega_L}} \tag{3.12}$$

Si η >1, el filtro paso banda puede ser visto como la unión entre un filtro paso bajo y un filtro paso alto. En este caso los valores de los elementos del filtro serían los mostrados en la ecuación 3.13:

$$L_{1} \approx \frac{R}{\omega_{L}}; \quad C_{2} \approx \frac{1}{\omega_{L}R}$$

$$L_{2} \approx \frac{R}{\omega_{U}}; \quad C_{1} \approx \frac{1}{\omega_{U}R}$$
(3.13)

En la figura 3.9 podemos observar como parte del filtro paso banda es similar al circuito equivalente de entrada de un amplificador en emisor común con degeneración inductiva. Por tanto podemos fusionar ambos circuitos para adaptar la impedancia de entrada de un amplificador bipolar en un amplio espectro de frecuencias.

3.2.2 Carga de banda ancha

Para conseguir realizar un amplificador multibanda, la carga debe ser de banda ancha o bien sintonizable. Las cargas de banda ancha que más se suelen usar son: carga RC, *series-peaking, shunt-peaking* y *shunt-series-peaking* que es una combinación de las dos anteriores [6].

En la figura 3.11 se muestra la estructura de la carga RC y su circuito equivalente.



Proyecto fin de carrera

Figura 3.11 Carga RC.

Esta estructura viene a ser un filtro paso bajo. En la ecuación 3.14 se muestra la impedancia de esta carga.

$$Z(s) = R \parallel \frac{1}{s \cdot C} = \frac{R}{1 + R \cdot C \cdot s}$$
(3.14)

En la figura 3.12 se muestra la respuesta en frecuencia, la cual empieza a caer debido al polo que introduce esta carga.



Figura 3.12 Respuesta en frecuencia de la carga RC.

La estructura *series-peaking* y su modelo se muestran en la figura 3.16. Con esta estructura se puede incrementar el ancho de banda con respecto a la carga RC, del orden de $1.41 \cdot BW_{RC}[6]$.



Proyecto fin de carrera

Figura 3.13 Carga series-peaking.

A partir del modelo equivalente de la figura 3.13 obtenemos su impedancia (ecuación 3.15).

$$Z(s) = R || (s \cdot L + \frac{1}{s \cdot C}) = \frac{R \cdot (s^2 \cdot L \cdot C + 1)}{(s \cdot L \cdot C + 1)^2}$$
(3.15)

En la figura 3.14 se muestra la estructura de la carga *shunt-peaking* y su modelo. Con esta carga se consigue aumentar el ancho de banda respecto a la *series-peaking*. El aumento con respecto a la carga RC viene a ser $1.85 \cdot BW_{RC}$ [6].



Figura 3.14 Carga shunt-peaking.

A partir del modelo equivalente de la figura 3.14 obtenemos su impedancia (ecuación 3.16).

$$Z(s) = (R + L \cdot s) \parallel \left(\frac{1}{s \cdot C}\right) = \frac{R + s \cdot L}{\left(1 + R \cdot C \cdot s\right)^2}$$
(3.16)

Otra posibilidad es la mostrada en la figura 3.15 en la que se puede ver la estructura *series-shunt-peaking* y su modelo. Se trata de una combinación del *series-peaking* con el *shunt-peaking*.



Figura 3.15 Carga shunt-series- peaking.

Su impedancia de salida se corresponde con la ecuación 3.17:

$$Z(s) = R + s \cdot L_{shunt} \parallel (s \cdot L_{series} + \frac{1}{s \cdot C})$$
(3.17)

3.3 Estructuras propuestas

La primera estructura (LNA1) que vamos a diseñar se muestra en la figura 3.16 y se trata de un amplificador cascodo con una red de adaptación de entrada de banda ancha, realizada con el filtro que se estudio en este capítulo (sección 3.2.1), y un circuito de carga de banda ancha que se corresponde con el *shunt-peaking*, el cual presenta un gran ventaja con respecto a los otros tipos de cargas, y es que presenta un bajo nivel de ruido debido a que solo posee un componente inductivo.



Figura 3.16 Estructura simplificada LNA1.

Otra técnica usada para el diseño de LNAs multibanda consiste en variar la frecuencia de sintonía del amplificador, mediante la variación de los elementos pasivos que forman el tanque (L ó C), haciendo uso de transistores que actúen como conmutadores o *switches* [37], [38]. En la figura 3.17, podemos observar como podemos variar dichos componentes mediante el uso de transistores que actúan como conmutadores. Esta técnica introduce una serie de resistencias parásitas debido precisamente a dichos transistores.



Figura 3.17 Tanque variable del LNA multibanda mediante switches.

Otra posibilidad de realizar un LNA multibanda es usar tanques de banda estrecha (LC) que serán conmutados mediante conmutadores. De esta forma tendremos un amplificador multibanda en el que la ganancia esté centrada sólo en la frecuencia deseada, y podremos tener tantas frecuencias como tanques LC tengamos.

En la figura 3.18 se muestra la estructura simplificada del LNA2, que tiene a la entrada la misma adaptación que la utilizada en el LNA1, y la salvedad de que utiliza varios tanques de banda estrecha para las diferentes frecuencias a la que nos queremos desplazar. En este circuito los transistores MOS, Qm1, Qm2, Qm3 y Qm4 actúan como conmutadores entre los diferentes tanques.



Figura 3.18 Estructura simplificada LNA2.

3.4 Resumen

En este capítulo hemos visto las principales topologías usadas a la hora de diseñar amplificadores de bajo ruido multibanda. Además hemos visto una serie de consideraciones a tener en cuenta a la hora de diseñar amplificadores multibanda, como son la adaptación de entrada y salida de este tipo de amplificadores, y finalmente hemos mostrado las estructuras que vamos a diseñar.

En el siguiente capítulo veremos las características de la tecnología empleada para nuestro trabajo. Esta tecnología es la denominada SiGe 0.35 µm de AMS (*Austria Micro System*). Para ello, estudiaremos uno a uno todos los componentes suministrados por este proceso que entran en juego en el diseño de un LNA.

Capítulo 4

Estudio de la tecnología

En el capítulo anterior, estudiamos las principales características y topologías de los LNAs multibanda. Este paso será de gran utilidad a la hora de realizar nuestro diseño. Sin embargo, antes de comenzar con él debemos realizar un estudio de la tecnología que se va a utilizar. Por esta razón hemos realizado este capítulo, con el que pretendemos dar una visión general de la tecnología S35D4 de la fundidora AMS. Esta tecnología consta de cuatro metales siendo la última capa de metal de espesor y conductividad mayor a efectos de mejorar el factor de calidad de los inductores integrados. En cuanto a los dispositivos activos, consta de transistores bipolares de heteroestructura (*HBT*) y *MOSFET*, siendo la longitud de puerta mínima de 0.35 μm . Así mismo la tecnología S35D4 ofrece librerías de componentes pasivos.

4.1 Resistencias

4.1.1 Construcción

El valor óhmico de una resistencia integrada depende principalmente del valor de la resistividad del material que la constituye y de las dimensiones del material. En la figura 4.1 se muestra una resistencia integrada y los parámetros que influyen en el valor óhmico.



Figura 4.1 Parámetros de una resistencia.

Partiendo de la figura 4.1 el valor de la resistencia se obtiene a partir de la ecuación (4.1).

$$R = \frac{\rho}{t} \cdot \frac{W}{L} \tag{4.1}$$

Donde los parámetros que intervienen son:

- ρ es la resistividad del material
- t es el espesor del material
- L es la longitud de la pista
- *W* es la anchura de la pista

En procesos de semiconductores el espesor de las capas de material resistivo es un valor constante, por lo que el valor de la resistencia puede determinarse a partir de la ecuación (4.2).

$$R = R_{square} \cdot \frac{W}{L} \tag{4.2}$$

En la ecuación 4.2 R_{square} representa la resistencia por cuadro, que es el cociente entre la resistividad y el espesor de la resistencia.

4.1.2 Resistencias en la tecnología S35D4 de AMS

La tecnología S35D4 de AMS presenta dos tipos de resistencias, RPOLY2 y RPOLYH, que se utilizan dependiendo del valor resistivo que se pretenda integrar. En la tabla 4.1 se muestra un cuadro resumen de los parámetros más importantes de las mismas.

	RPOLY2					
Parámetro	Mínimo	Típico	Máximo	Unidad		
Resistencia	40	50	60	$\Omega/\mu m$		
Coef. temperatura		0.6		$10^{-3}/K$		
Resist. Contacto		20	40	Ω / cnt		
Den. Corriente			0.3	mA/µm		

Tabla 4.1 Resistencias incluidas en la tecnología

RPOLYH				
Parámetro	Mínimo	Típico	Máximo	Unidad
Resistencia	0.9	1.2	1.5	$k\Omega / \mu m$
Coef. temperatura		-1.2		$10^{-3}/K$
Resist. Contacto		60	200	Ω / cnt
Den. Corriente			0.3	mA/µm

En la figura 4.2 se muestra el cuadro de diálogo de *Cadence* donde se ajustan los parámetros de las resistencias.

-		Editl	nstance	e Proj	perties			1
ок	Cancel	Apply	Next	Previ	ous			Het
Attrib	ute 🦳 Con	nectivity	Paramet	ter C	Property	C ROD		Common
Hodel n	ลาาด	rpolyh						
Resistar	nce	1206					1	
Midth		10 <u>u</u>					Ø	
Length		10 <u>d</u>					3	
Midlüplie	r	1						
Resistor	r shape	45_deg	4					
Number	of bends	4					5	
Dummy	structure	6						
Guard T	ype	C N-Wel	e Subst	rate	2			
Guard B	ar Left	O Diff C	Cont	None				
Guard B	ar Top	C Diff C	Cont	None	5	Ø		
Guard B	ar Right	O Diff C	Cont	None				
Guard B	ar Bottom	O Diff C	Cont •	None	J			
Precisio	n	8			1200			

Figura 4.2 Parámetros en las resistencias.

A continuación se detalla el funcionamiento de cada uno de los parámetros mostrados en la figura 4.2:

- Valor de la resistencia: ajustando el valor óhmico de la resistencia el software calcula
 la longitud de la misma.
- Ancho de la pista: variando el ancho el *software* determina la longitud para mantener
 el valor de resistencia establecido.
- **3** Longitud de la pista.
- Angulo de giro.
- S Número de dedos empleado para reducir el tamaño de la resistencia.
- 6 Estructuras *dummies*: estas estructuras minimizan los efectos de dispersión y en consecuencia la tolerancia en el valor de la resistencia.
- Tipo de anillo de guarda: se puede emplear como anillo de guarda una conexión al sustrato o bien una difusión.

8 Resistencia de precisión: mediante esta opción se obtienen resistencias preparadas para realizar divisores de tensión precisos.



Figura 4.3 Resistencia con estructura Dummies.

En la figura 4.3 se muestra un ejemplo de resistencia generada a partir del asistente que presenta el *kit* de diseño de la tecnología. Esta resistencia posee 4 dedos así como las estructuras *dummies*.

4.2 Condensadores

4.2.1 Construcción

En sistemas integrados la implementación de condensadores se reduce a la construcción de un condensador plano empleando dos capas de metal separadas por una capa de material aislante. En la figura 4.4 se muestra un esquema donde esto queda reflejado.



Figura 4.4 Corte de un condensador.

Partiendo de la figura 4.4 el valor de la capacidad del condensador viene dado por la ecuación (4.3).

$$C = \frac{\varepsilon' \varepsilon_o . A}{d} \tag{4.3}$$

Donde los parámetros que intervienen son:

- ε' es la permitividad relativa del material
- \mathcal{E}_{a} es la permitividad del vacío
- *A* es el área de las placas del condensador
- *d* es la distancia ente las placas del condensador

4.2.2 Condensadores en la tecnología S35D4 de AMS

Esta tecnología dispone de dos tipos de condensadores. Por un lado está el CPOLY, formado por dos capas de polisilicio y diseñado para capacidades de pequeño

tamaño. Por otro lado está el CMIM, formado por 2 capas de metal y diseñado para la implementación de capacidades de gran valor

En la figura 4.5 se muestra el cuadro de dialogo donde se pueden ajustar los diversos parámetros de los condensadores.

ok	Cancel	Apply	31053	Prevalus	Hel
Attribu	ute 🔿 Coxis	ertivity	• Param	eter () Property () ROD	(3manan
Eledel av	83165		cpoly		
Onits			1į		
Capacita	nce		89.681	ť.	1
Width			10ų		0
Length			104		3
Area			100g		(4)
Perimeta	er.		40ų		\$
N-Well o	r Substrate		C N-1	Well 🗕 Substrate 🌀	
Guard B	ar Left		C Diri	r • Cont 🔿 None	
Guard B	ar Top		C Diff	f 🛎 Cont 🔿 None 🤇 🔿	
Guard B	ar Right		() Diff	f 🜢 Cont 🔿 None 🧹	
Guard B	ar Bottom		() Diff	f 🗕 Cont 🔅 None	
Ground I	Plane Left C	ontact	•)		
Ground I	Plane Top C	intact	Шł.	٩	ŀ
Ground I	Plane Right	Contact	- Ei (w .	
Ground I	Plane Bottor	n Contact			
				~	

Figura 4.5 Parámetros ajustables en los condensadores.

A continuación se detallan los parámetros mostrados en la figura 4.5.

- **①** Valor de la capacidad.
- **②** Ancho del condensador.
- 3 Longitud del condensador.
- (d) Área total del condensador.
- S Perímetro del condensador.

- 6 Conexión al sustrato o a un pozo tipo N.
- O Colocación de anillos de guarda mediante contactos o difusiones.
- 8 Colocación de los contactos de la capa inferior.
- 9 Colocación de los contactos de la capa superior.



Figura 4.6 Layout de un condensador.

A modo de ejemplo en la figura 4.6 se muestra un condensador creado mediante el asistente proporcionado por la tecnología. Puede observarse como este condensador posee un anillo de guarda externo formado por contactos al sustrato. La conexión de la capa inferior está hecha a la izquierda y la conexión de la capa superior está a la derecha.

4.3 Bobinas

4.3.1 Construcción

La manera más habitual de diseñar un inductor integrado es generar una espiral con pistas de metal sobre un sustrato determinado. Debido a que uno de los extremos de la espiral queda en el interior de la misma, será necesario disponer de, al menos, dos niveles de metal para poder tener acceso a dicho terminal. Al trozo de pista que pasa por debajo de la espiral principal para acceder al terminal interior se la suele denominar *underpass* o *crossunder*. En la figura 4.7 se muestra el *layout* de una bobina espiral cuadrada simple en donde se puede apreciar la disposición del *underpass* así como los parámetros más importantes de su geometría (radio *r*, anchura *w*, separación de las pistas *s* y número de vueltas *n*).



Figura 4.7 Layout de una bobina cuadrada simple.

4.3.2 Funcionamiento

Un inductor se caracteriza por su factor de calidad (ecuación 4.4), cuyo valor suele estar en el intervalo de 5 a 20 para subsistemas de banda ancha, siendo algo mayor para redes de banda estrecha (filtros).

$$Q = -\frac{\operatorname{Im}(Y_{11})}{\operatorname{Re}(Y_{11})}$$

(4.4)

Proyecto fin de carrera

En la práctica, el factor de calidad de los inductores integrados sobre silicio no satisface las especificaciones indicadas debido a las pérdidas asociadas al dispositivo. La respuesta de los inductores integrados ha sido y sigue siendo objeto de investigación de modo que los fenómenos físicos causantes de la degradación de la misma han sido ya identificados. Los más relevantes se asocian a pérdidas en el sustrato poco resistivo, pérdidas en los metales por su alta resistividad junto a las causadas por el efecto pelicular (*skin effect*) [7] [14] y por las corrientes de torbellino (*eddy currents*) [7] [14] inducidas en ambos medios. Estas dos últimas fuentes de pérdidas, el efecto pelicular y las pérdidas por corrientes de torbellino, no son fáciles de modelar. Cuando se aplica tensión en los extremos de una espira aparecen los campos eléctricos y magnéticos de la figura 4.8.

- El campo magnético B(t) está originado por la corriente alterna que circula por las espiras. Es el responsable del comportamiento inductivo del dispositivo, así como de las corrientes inducidas en el sustrato y las pistas de la espira. Como B(t) atraviesa el sustrato y las pistas de la espira, se inducen corrientes de torbellino en ambas.
- E₁(t) es el campo eléctrico en las pistas de la espira. Produce la corriente de conducción y asociada a ella aparecen pérdidas óhmicas en las pistas debido a la resistividad de los conductores.
- E₂(t) es el campo eléctrico entre las pistas de la espira y está causado por la diferencia de tensión entre los conductores. Ocasiona el acoplamiento capacitivo entre ellos actuando el óxido como dieléctrico.
- E₃(t) es el campo eléctrico entre la espiral y el sustrato, el cual está causado por la diferencia de tensión existente entre ambos. Genera el acoplamiento capacitivo entre la espira y el sustrato además de pérdidas óhmicas en este último.
- $E_4(t)$ es el campo eléctrico entre la espira y el *crossunder*. Genera una capacidad parásita asociada en paralelo a la bobina.



Figura 4.8 Campos eléctricos y magnéticos en un inductor integrado.

4.3.3 Modelo de la bobina

El modelo clásico se basa en la interpretación de los fenómenos físicos estudiados en el apartado anterior. La estructura de este modelo, considerando al inductor como un dispositivo de dos puertos, se muestra en la figura 4.9. En serie con la inductancia deseada, L_s , aparece una resistencia, R_s , que modela las pérdidas óhmicas generadas por $E_1(t)$ (ver figura 4.8). El condensador Cp da cuenta del acoplamiento capacitivo generado por $E_2(t)$ y $E_4(t)$. El resto de los elementos que aparecen en el circuito describen los efectos del sustrato.

En particular, los condensadores C_{OX1} y C_{OX2} modelan las capacidades del óxido existente entre la espiral y el sustrato, mientras que C_{SUB1} y C_{SUB2} dan cuenta de la capacidad del sustrato. Por último R_{SUB1} y R_{SUB2} modelan las pérdidas óhmicas del sustrato.

El circuito equivalente de la figura 4.9 no es simétrico debido a que el *layout* de la propia inductancia integrada es sólo parcialmente simétrico. De hecho, la presencia del *underpass* cerca de uno de los puertos del dispositivo hace que el acoplamiento capacitivo con el sustrato sea diferente en ambos lados. Por tanto, el proceso de caracterización proporcionará valores de C_{OX1} , C_{SUB1} y R_{SUB1} ligeramente diferentes a los de C_{OX2} , C_{SUB2} y R_{SUB2} .



Figura 4.9 Modelo clásico de dos puertos de inductores espirales integrados.

La bondad de un circuito equivalente depende de la precisión que se obtenga en el modelado del dispositivo real. Los valores de los elementos que componen el circuito equivalente se extraen mediante procesos de ajuste que se basan en el análisis de las medidas experimentales. Cuanto más precisos sean estos ajustes, más correcto será el circuito equivalente.

Los resultados que se encuentran en la literatura muestran que el modelo presentado se acomoda bastante bien a las medidas, especialmente a frecuencias bajas. Sin embargo, cuando se trata de modelar el funcionamiento de la bobina a frecuencias elevadas el modelo clásico ya no es tan acertado [7].

4.3.4 Bobinas en la tecnología S35D4 de AMS

La tecnología de *AMS* presenta bobinas, pero se optó por usar las bobinas desarrolladas por el *IUMA* ya que presentan factores de calidad mayores que las de *AMS*, alcanzando valores de hasta 13.5 a una frecuencia central de 5.5 GHz [16].

© Del documento, de los autores. Digitalización realizada por ULPGC. Biblioteca universitaria, 2011

En la figura 4.10 se muestra un ejemplo de las bobinas creadas por el *IUMA*. En este caso se trata de una bobina de ocho lados de 2 nH con un factor de calidad de 10.3.



Figura 4.10 Layout de una bobina.

4.4 El Transistor MOSFET

4.4.1 Construcción

En la figura 4.11 se muestra un corte esquemático de dos transistores MOS tipo n y tipo p respectivamente. En el caso del transistor tipo n, la fuente y el drenador están formados por difusiones n+, sobre el sustrato p. Por otro lado, en el caso del transistor tipo p la fuente y el drenador están formadas con difusiones tipo p+ sobre un pozo tipo n. Tanto en el MOSFET tipo p como en el tipo n, el terminal de puerta se encuentra siempre aislado del sustrato mediante una capa de SiO_2 .



Figura 4.11 Corte esquemático de transistores MOS.

4.4.2 Funcionamiento

Como se muestra en la figura 4.12, si en un *MOSFET* tipo n se aplica un nivel de tensión nulo entre la puerta y el surtidor (V_{GS}) y se aplica una tensión positiva entre el drenador y el surtidor (V_{DS}), no circulará corriente entre los terminales de drenador y surtidor. Esto se produce ya que no es suficiente tener acumulados una gran cantidad de portadores tanto en el drenador como en el surtidor, sino que debe existir un canal físico por el que circulen estos portadores. En esta situación se dice que el transistor *MOSFET* se encuentra en corte.



Figura 4.12 MOSFET tipo n en Corte.

Proyecto fin de carrera

© Del documento, de los autores. Digitalización realizada por ULPGC. Biblioteca universitaria, 2011

Si se aumenta la tensión V_{GS} , este nivel de tensión presionará a los huecos situados cerca de la capa de SiO_2 hacia las regiones más profundas del sustrato tal como muestra la figura 4.13. Por el contrario, los electrones se verán atraídos hacía la capa de SiO_2 que, debido a su carácter aislante, evita que los electrones sean absorbidos por el terminal de puerta. A medida que aumenta el valor de la tensión de V_{GS} , se produce un aumento de la concentración de electrones cerca de la capa de SiO_2 hasta que la región tipo n inducida pueda soportar un flujo de corriente entre el drenador y la surtidor. Al nivel de V_{GS} que hace que se produzca un aumento considerable de la corriente del drenador al surtidor se le llama tensión de umbral (V_T). Cuando se consigue circulación de corriente del drenador al surtidor se dice que el *MOSFET* se encuentra en la región de tríodo o zona óhmica.



Figura 4.13 Detalle del MOSFET tipo n en zona óhmica.

En la región de tríodo la ecuación 4.5 determina la corriente de drenador del MOSFET.

$$I_{D} = \mu_{n} \cdot C_{OX} \cdot \frac{W}{L} \cdot \left[(V_{GS} - V_{T}) \cdot V_{DS} - \frac{V_{DS}^{2}}{2} \right]$$
(4.5)

Donde:

 μ_n es la movilidad de los electrones

- C_{OX} es la capacidad de puerta por unidad de área

- L es la longitud del canal del transistor (µm)
- W es el ancho del canal del transistor (μ m)

Como ya se ha comentado cuando el valor de V_{GS} es mayor que la tensión umbral, la densidad de los portadores libres en el canal aumenta, dando como resultado un mayor nivel de corriente de Drenador. Sin embargo, si se mantiene V_{GS} constante y sólo se aumenta el nivel de V_{DS} , la corriente de Drenador alcanza un nivel de saturación. Esta saturación de la corriente de drenador se debe a un estrechamiento del canal inducido tal como muestra la figura 4.14.



Figura 4.14 Detalle del MOSFET tipo n en zona de saturación.

La tensión de Drenador a Puerta (V_{DG}) viene dado por la ecuación 4.6.

$$V_{DG} = V_{DS} - V_{GS} \tag{4.6}$$

Si se mantiene V_{GS} fijo y se aumenta el valor de la tensión V_{DS} tal como muestra la ecuación 4.6 el valor de la tensión V_{DG} se reducirá. Esta reducción de la tensión hace que se disminuya la fuerza de atracción de los portadores libres en la región del canal inducido causando una reducción efectiva del ancho del canal. Esta reducción establece una condición de saturación, en la que cualquier aumento de V_{DS} no se traduce en un aumento de la corriente. En esta situación la corriente de drenador viene dada por la ecuación (4.7), diciéndose que el transistor se encuentra en zona de saturación.

$$I_{D} = \frac{\mu_{n} \cdot C_{OX}}{2} \cdot \frac{W}{L} (V_{GS} - V_{T})^{2}$$
(4.7)

Donde:

- μ_n es la movilidad de los electrones
- C_{OX} es la capacidad de puerta por unidad de área
- L es la longitud del canal del transistor (μ m)
- W es el ancho del canal del transistor (μ m)
- Al coeficiente μ_n . Cox se le denomina factor de ganancia y se denota con K_n .

A pesar de que el desarrollo anterior se refiere a un transistor MOSFET tipo n, en el caso del transistor MOSFET tipo p las ecuaciones son las mismas, con la única excepción de que el sentido de la corriente I_D en el MOSFET tipo p es contrario del MOSFET tipo n.

4.4.3 Modelo de Baja Frecuencia

En la figura 4.15 se muestra el modelo en baja frecuencia del transistor MOSFET.



Figura 4.15 Modelo del MOSFET de Baja Frecuencia.

Donde:

- r_{o} representa la parte real de la impedancia de salida del transistor, es decir, la resistencia del canal.
- gm es la transconductancia del transistor y viene dada por la ecuación (4.8).

$$g_m = \sqrt{\frac{2.C_{OX}.\mu_n.W}{L_{eff}}} \cdot \sqrt{\frac{I_D}{2}} = \sqrt{\frac{C_{OX}.\mu_n.W.I_D}{L_{eff}}}$$
(4.8)

Donde:

- L_{eff} es la longitud efectiva del canal (µm)

- C_{OX} es la capacidad de puerta por unidad de área

- μ_n es la movilidad de los electrones

- W es el ancho del canal del transistor

- I_D es la corriente de drenador

4.4.4 Modelo de Alta Frecuencia

En la figura 4.16 se muestra el modelo de alta frecuencia del transistor MOSFET, donde puede observarse que, cuando se trabaja a alta frecuencia aparecen capacidades parásitas.



Figura 4.16 Modelo del MOSFET de Alta Frecuencia.

Estas capacidades son de dos tipos:

• Capacidades de la zona de carga espacial: Se producen en las uniones *PN*, debido a la presencia de carga espacial de distinto signo en cada zona. Las capacidades de la zona de carga espacial vienen dadas por las ecuaciones 4.9 y 4.10:

$$C_{DB} = \frac{C_{DB0}}{\left(1 - \frac{V_{DB}}{\psi_o}\right)^m}$$
(4.9)

$$C_{SB} = \frac{C_{SB0}}{\left(1 - \frac{V_{SB}}{\psi_o}\right)^m}$$
(4.10)

Donde:

- *C*_o es la densidad de la capacidad de la unión cuando la polarización de esta es nula.
- V es la tensión directa de la unión.
- ψ_{o} es la barrera de potencial.
- *m* es la constante dependiente del tipo de unión.
- Capacidades en la zona de óxido: Aparecen capacidades entre dos zonas conductoras separadas por óxido sometidas a distintas tensiones. El valor de estas capacidades dependen de las variables de diseño y de las dispersiones en el proceso de fabricación.

Las principales capacidades de óxido son:

- C_{GB} = Capacidad de óxido entre puerta y sustrato
- C_{SG} = Capacidad de óxido entre surtidor y puerta
- C_{GD} = Capacidad de óxido entre Puerta y drenador

Los valores de las capacidades de óxido dependen de la región de trabajo del transistor.

En la tabla 4.2 se muestra el valor de las capacidades de óxido en las distintas regiones de trabajo del transistor *MOSFET*.

CAPACIDAD	CORTE	ÓHMICA	SATURACIÓN
C _{GD}	$C_{OX}L_dW$	$C_{OX}L_dW$ +0.5 $C_{OX}LW$	$C_{OX}L_dW$
C _{GS}	$C_{OX}L_dW$	$C_{OX}L_dW$ +0.5 $C_{OX}LW$	$C_{OX}L_dW$ +0.66 $C_{OX}LW$
C _{GB}	$C_{OXd}W$	0	0

Tabla 4.2 Capacidade	s de la zona de	óxido de un	transistor MOSFET
----------------------	-----------------	-------------	-------------------

Proyecto fin de carrera

En la tabla 4.2 los parámetros implicados en las expresiones son:

- Cox = capacidad de puerta por unidad de área.
- L_{d} = Distancia de difusión lateral que se produce bajo la puerta.
- L =Longitud del canal del transistor (µm).
- W = Ancho del canal del transistor (µm).

4.4.5 Transistores MOSFET en la tecnología S35D4 de AMS

En la tabla 4.3 aparecen los parámetros más importantes de los transistores MOSFET suministrados por AMS dentro del Kit de diseño.

		NMOS		
Parámetro	Mínimo	Típico	Máximo	Unidad
Tensión	0.36	0.46	0.56	V
Umbral (V.)				
Factor de	155	175	195	$\mu A/V^2$
Ganancia (K.)				
Den. Corriente	450	540	630	μA/μm
Saturación				

Tabla 4.3 Parámetros más importantes de los MOSFET

		PMOS		
Parámetro	Mínimo	Típico	Máximo	Unidad
Tensión	-0.50	-0.60	-0.70	V
Umbral (V _{th})				
Factor de	48	58	68	$\mu A/V^2$
Ganancia (K _p)				
Den. Corriente	-180	-240	-300	μA/μm
Saturación				

En la figura 4.17 se muestra el cuadro de dialogo mediante el cual se ajustan los parámetros del transistor *MOSFET*. A continuación se detalla el funcionamiento de cada uno de los parámetros mostrados en dicha figura.

① Ajuste del ancho del transistor.

② Ajuste de la longitud del canal del transistor.

③ Número de puertas del transistor, al realizar un transistor con un mayor número de puertas el tamaño del transistor se ve reducido considerablemente.

- Selección de un transistor normal o un transistor tipo Snake [1].
- Selección del número de dedos para los transistores tipo Snake.
- 6 Colocación de contactos a ambos lados del transistor.
- O Unión de las puertas, drenadores y surtidores.
- 8 Creación de anillos de guarda alrededor del transistor.
- 9 Colocación de contactos al sustrato para evitar el efecto *latch –up* [13] en el transistor.

— Edit lı	nstance Properties
OK Cancel Apply	Next Previous Help
Attribute Connectivity	Parameter Property ROD Common
Model Type	• std 🤆 RF
Model runne	nodrj
Width	104
Width Stripe	10d
Length	0.364
Number of Gates	1 3
MOS transistor shape	(E) Iteration
Number of bends (for snake	I G
Top Contact	•]
Bottom Contact	• } 6
Join Gales	right
Join all drains	• } Ø
Join all sources	•]
Guard Bar Left	C Diff C Cont . Hone
Guard Bar Top	C Diff C Cost é Hone
Guard Bar Right	Diff Cost None 8
Guard Bar Bottom	C Diff C Cost
Substrate Contact	9

Figura 4.17 Parámetros en los MOSFET.

A modo de ejemplo en la figura 4.18 se muestra un transistor *MOSFET* tipo n con 5 puertas generado a partir de las diferentes opciones que presenta el *Kit* de la tecnología. En la figura se pueden diferenciar claramente todas las partes del transistor, en rojo se ven los dedos que forman parte de la puerta del transistor, y en azul a ambos lados del transistor se encuentran los terminales de drenador y surtidor.



Figura 4.18 Ejemplo de transistor MOSFET.

4.5 HBTs de SIGE

4.5.1 Construcción

Los transistores bipolares de heteroestructura *HBTs* de *SiGe* son transistores npn bipolares en los que la base está formada por una capa muy estrecha (<50nm) de *Si_{1-x} Ge_x* crecida de forma seudomórfica. La concentración de *Ge* puede llegar a ser muy elevada (50%) variando desde el lado de emisor al de colector, y el espesor de la base se puede hacer muy pequeño, llegándose a valores de 5 a 10 *nm*. En la figura 4.19 se muestra la estructura típica de un *HBT* de *SiGe* gradual.



Figura 4.19 Estructura típica de un HBT de SiGe gradual.

4.5.2 Funcionamiento

El funcionamiento de los *HBTs* es exactamente igual al de los transistores bipolares de homounión (*BJTs*), con la salvedad de que sus prestaciones son muy superiores a las de éstos últimos. Para ayudar a entender los beneficios de los *HBT*, se comparan en la figura 4.20 los diagramas de bandas de energía de un transistor bipolar de homounión npn con un transistor bipolar de heterounión npn operando en zona activa directa. La corriente de colector, como se puede observar en la figura 4.21, se compone principalmente de la corriente de electrones inyectada desde el emisor a la base, I_{μ} , menos el término de recombinación en la base (pequeño). La corriente de base consiste principalmente en la corriente de huecos, I_{p} , inyectados en el emisor desde la base, menos la recombinación en la base o en las zonas de deplexión de la unión emisor-base (que deberían ser pequeñas). Para entender el funcionamiento de los *HBTs* es necesario ver cómo esas corrientes están relacionadas con los potenciales de contacto y las concentraciones de átomos de impureza en la base y el emisor.



Figura 4.20 Diagrama de bandas de energía de un transistor bipolar de homounión npn-Si y un transistor bipolar de heterounión npn-Si/SiGe.



Figura 4.21 Esquema simplificado del flujo de corriente en un transistor de homounión npn-Si.

Si se desprecian las corrientes de recombinación (que es una suposición aceptable en esta discusión) se puede aplicar los modelos de primer orden de los *BJTs* para comparar la magnitud de esas dos componentes principales de corriente. $I_p \in I_n$ son corrientes de difusión. Si el ancho de base entre las zonas de carga espacial de emisor y colector es W_b , el ancho de emisor W_e , y se asume que en ambas regiones los niveles de dopaje no producen degeneración del semiconductor, la estadística de *Boltzmann* ofrece las concentraciones de portadores minoritarios que se muestran en las ecuaciones 4.11 y 4.12.

$$J_{p} = \frac{q \cdot D_{p} \cdot n_{i}^{2}}{W_{e} \cdot N_{e}} \cdot \left(e^{\frac{-q \cdot V_{BE}}{K \cdot T}} - 1\right)$$
(4.11)

$$J_{n} = \frac{q \cdot D_{n} \cdot n_{i}^{2}}{W_{b} \cdot N_{b}} \cdot \left(e^{\frac{-q \cdot V_{BE}}{K \cdot T}} - 1\right)$$

$$(4.12)$$

En estas ecuaciones n_i es la concentración intrínseca para los semiconductores de base y emisor, para la homounión *BJT*. V_{BE} es la tensión aplicada a la unión *B-E*. La concentración de dopaje en el emisor de Si tipo n es N_e , y en la base de Si tipo p es P_b . D_n y D_p son los coeficientes de difusión (difusividades) de los electrones y de los huecos. Tomando la relación entre las ecuaciones 4.11 y 4.12 resulta la ecuación 4.13.

$$\beta = \frac{I_c}{I_b} = \frac{I_e}{I_p} = \frac{N_e}{P_b} \cdot \frac{D_n}{D_p} \cdot \frac{W_e}{W_b}$$
(4.13)

Esta ecuación representa una cota superior del valor de β . Así pues, si el dopaje es el mismo tanto en el emisor como en la base y las anchuras de base y emisor son iguales, entonces β_{max} vendrá dada por la relación entre la difusividad de electrones y la de huecos. Esta relación es aproximadamente 3 para el *Si*. Estos valores corresponderían a los valores de β para las homouniones npn con niveles de dopaje iguales. Por ello, para obtener una β adecuada en los dispositivos de homounión, el dopaje de emisor debe exceder el de la base por un margen significativo.

En la figura 4.20 se muestra también el diagrama de bandas correspondiente a un *HBT*. En este tipo de dispositivos, la anchura de la banda prohibida cambia de forma gradual desde E_{G0} cerca del emisor hasta E_{G0} - ΔE_G cerca del colector. Esta variación de la anchura de la banda prohibida establece un gradiente en la energía de la banda de conducción de E_G/W_b , el cual constituye un campo eléctrico que ayuda al movimiento de los electrones a través de la base. El resultado de la aparición de este campo eléctrico es la reducción del tiempo de tránsito a través de la base (τ_{BC}) y un aumento de la ganancia en corriente (β). Así pues, para los *HBTs* la ganancia en corriente tendrá un término adicional que refleja este fenómeno como se muestra en la ecuación 4.14.

$$\beta = \frac{I_c}{I_b} = \frac{I_e}{I_p} = \frac{N_e}{P_b} \cdot \frac{D_n}{D_p} \cdot \frac{W_e}{W_b} \cdot e^{\left(\frac{\Delta E_G}{K \cdot t}\right)}$$
(4.14)

Debido a que es posible obtener decenas de meV para ΔEG variando la concentración de Ge, la ganancia en corriente máxima se puede incrementar hasta una cantidad muy elevada, aunque en la mayoría de las aplicaciones prácticas estas ganancias elevadas (superiores a 100) no se suelen utilizar.

La reducción del tiempo de tránsito a través de la base hace que la frecuencia de corte pueda alcanzar valores muy elevados y el aumento de la ganancia en corriente permite que se pueda reducir la resistencia serie de base incrementando la anchura de esta región manteniendo una β adecuada. Sin embargo, hay que tener en cuenta que si la anchura de la base aumenta, el tiempo de tránsito a través de dicha región se ve incrementado y por tanto, hay un compromiso entre el tiempo de tránsito y la resistencia de la base para la optimización del funcionamiento a altas frecuencias.

Por otro lado, para conseguir valores de corriente elevados en los *BJTs*, el dopaje de la base debe ser pequeño de forma que se disminuya la recombinación de los portadores minoritarios en dicha región. Sin embargo, como hemos mencionado, esto entra en conflicto con la exigencia de tener valores de τBC bajos para poder operar a frecuencias elevadas. El uso de *HBTs* en vez de *BJTs* ofrece, al mismo tiempo, una ganancia de corriente elevada y un nivel de dopaje de la base por encima de 10^{20} cm⁻³.

Desde el punto de vista circuital, la elevada ganancia que presentan los HBTs trae consigo una serie de ventajas. En primer lugar, la corriente de colector en los HBTs de SiGe es mayor que para los BJTs de Si, con lo que se pueden hacer etapas amplificadoras con resistencia de salida más elevada y fuentes de corriente más estables. Además, la resistencia de entrada mejora, con lo que mejoran las propiedades de las etapas de entrada de LNAs respecto al ruido. Por último, debido a la elevada ganancia que presentan los HBTs de SiGe a frecuencias por encima de 2 GHz, es posible el uso de técnicas de linealización por realimentación, lo cual trae aparejado una buena respuesta respecto a la intermodulación en amplificadores de potencia y LNAs.

La principal desventaja de la tecnología bipolar de silicio, para su uso en sistemas de comunicaciones, es la baja tensión de ruptura que presentan, lo cual hace que se complique sobre todo el diseño de amplificadores de potencia. Este problema no es específico del *SiGe*, sino de todos los procesos bipolares basados en Si, donde el tiempo de tránsito no está determinado tanto por la anchura de la base sino por la anchura del colector. La tensión de ruptura es también la razón de la limitación de la ganancia de corriente ya que un valor muy elevado de la misma puede producir un empeoramiento de la multiplicación por avalancha en el colector.

4.5.3 Modelo de baja frecuencia

En la figura 4.22 se muestra el modelo en baja frecuencia de un transistor bipolar npn cuando el transistor está operando en configuración de emisor-común (*EC*).



Figura 4.22 Modelo híbrido en π en baja frecuencia.

Del circuito anterior se obtienen las ecuaciones 4.15 y 4.16.

$$V_{be} = r_{\pi} \cdot \dot{i}_b \tag{4.15}$$

$$i_c = \beta \cdot i_b + \frac{1}{r_0} \cdot V_{ce} \tag{4.16}$$
4.5.4 Modelo de alta frecuencia

Hay dos factores que definen el comportamiento en alta frecuencia de los transistores bipolares: la dependencia de la β con la frecuencia y las capacidades internas. En la figura 4.23 se observa esta dependencia y se definen dos frecuencias: f_{β} , frecuencia de corte superior que es la frecuencia a la cual decae en $1/\sqrt{2} = 0.707$, la β a frecuencias medias especificada por β_{σ} , y f_{T} , frecuencia de transición definida como la frecuencia a la cual la β vale 1. El fabricante proporciona el valor de f_{T} en función de la corriente de colector, siendo éste un parámetro importante que fija el ancho de banda del transistor.



Figura 4.23 Variación de la β de un transistor bipolar con la frecuencia.

En la figura 4.24 se muestra el modelo simplificado a alta frecuencia de un transistor bipolar. Está constituido por dos capacidades dominantes: $C_{b'o}$, y $C_{b'o}$, las cuales varían con la tensión inversa (*reverse voltage*). $C_{b'c}$ se obtiene gráficamente calculando la V_{BC} del transistor (tensión inversa de la unión colector-base). $C_{b'c}$ tiene asociada dos capacidades, difusión del emisor y de unión emisor-base. Al ser la primera mucho mayor que la segunda, ésta capacidad se puede estimar como se muestra en la ecuación 4.17.



Figura 4.24 Modelo en alta frecuencia de un transistor bipolar..

$$C_{b'e} = \frac{I_C}{2\pi \cdot f_T \cdot V_T} - C_{b'c} \tag{4.17}$$

Siendo V_T el potencial térmico, que vale 25 *mV* a 25 °C. La relación entre f_T y f_B y esas capacidades es la que se muestra en la ecuación (4.18).

$$f_T = f_O \cdot \beta' \tag{4.18}$$

Siendo f_0 y β los mostrados en las ecuaciones 4.19 y 4.20 respectivamente.

$$f_o \cong \frac{1}{2\pi \cdot (rbb' + r\pi)(C_{b'e} + C_{b'c})}$$
(4.19)

$$\beta = \frac{\beta'}{1+j \cdot \frac{f}{f_o}} \tag{4.20}$$

4.5.5 HBTs en la tecnología S35D4 de AMS

Los *HBTs* de *SiGe* utilizados para la realización de este diseño son los suministrados en el proceso *S35D4* (0.35 μm *HBT BiCMOS*) de la empresa *AMS*. Su producción se basa en un proceso de bajo coste de fabricación de *BJTs*. El material de partida es una oblea de

silicio tipo p poco dopada de resistividad 19 $\Omega.cm$. El primer paso en el proceso de fabricación consiste en la formación de una capa enterrada y la implantación del *chanel-stop* para el aislamiento lateral. Seguidamente se forman la capa del colector mediante deposición química (CVD) la cual se separa mediante un proceso de recesión LOCOS. El siguiente paso es el crecimiento selectivo de la base de *SiGe* mediante CVD. La concentración de germanio ha sido graduada de forma lineal a través de la base, siendo su fracción molar máxima del 15%. Como último paso de la formación del transistor, se genera los contactos de base y emisor. Finalmente el proceso termina con las metalizaciones de los contactos de emisor, base y colector.

En la figura 4.25 se muestra el cuadro de diálogo de los transistores disponible en el kit de la tecnología así como una pequeña explicación de cada uno de los parámetros que son ajustables por el usuario.

	Edit Instance Properties									
ок	Cancel	Apply	Next	Previous		Help				
🔿 Attribu	ite 🔿 Com	nectivity	• Parame	eter 🔿 Property 🔿 ROD		Common				
Hodel na	me		npn111			A				
Device a	rea		0.8		1					
Midliplier	3		1	1 ¹						
Effective Emili area (srq um)			0.32							
scaleil area			800f	800 <u>f</u>						
Version			develo							
Base-em	itter voltaç	je	X.							
Collector	-emitter vo	oltage	Ι			2				
Device in	itially off									

Figura 4.25 Parámetros ajustables de los transistores.

1	Seleco	ción d	lel áre	a del t	ransistor
---	--------	--------	---------	---------	-----------

2 Selección de los ajustes para simulación

En la figura 4.26 se muestra el layout de un transistor *HBT*. Pueden observarse claramente las conexiones de emisor base y colector del mismo de izquierda a derecha.



Figura 4.26 Layout de un Transistor HBT.

4.6 Resumen

A lo largo de este capítulo se ha conseguido obtener una visión más profunda de las posibilidades que ofrece la tecnología S35D4 de AMS para la implementación de sistemas integrados para radiofrecuencia. Una vez completado el estudio teórico de los LNAs y conocida la tecnología a emplear, en el próximo capítulo se comenzará a desarrollar el diseño de los LNAs en sí, gracias a la información aportada en el presente capítulo y el anterior.

Capítulo 5

Diseño a nivel de esquemático

En el capítulo anterior pudimos estudiar las características principales de la tecnología empleada. En la presente sección nos centraremos en el diseño a nivel de esquemático del amplificador de bajo ruido (LNA) multibanda. Para ello, comenzaremos hablando de las especificaciones que deben tener este tipo de amplificadores. Esto lo obtendremos de las características de los diferentes estándares que existen, tal y como vimos en el capítulo 2. Luego, seguiremos una secuencia de diseño basada en los modelos de LNA multibanda que se vieron en el capítulo 3, mediante el estudio de los componentes proporcionados por la tecnología, y las topologías de los LNAs. Para ello optimizaremos los componentes para obtener los mejores resultados.

5.1 Especificaciones

Las especificaciones requeridas para nuestro LNA se muestran en la siguiente tabla:

	Ganancia	NF	P _{1dB}	IIP3
802.11 a/b/g	18 dB	3 dB	-15 dBm	-5 dBm
GSM	23 dB	3 dB	-15 dBm	-5 dBm
UMTS	18 dB	3 dB	-10 dBm	0 dBm
LNA Multibanda	18-23 dB	3 dB	-10 dBm	0 dBm

 Tabla 5.1
 Especificaciones requeridas para el LNA multibanda

A continuación vamos a recordar las frecuencias en las que se encuentran situados los diferentes estándares que se estudiaron en el capítulo 2, algo que es sumamente importante para poder diseñar los LNAs ya que que tenemos que saber la frecuencia del estándar para ver en que bandas vamos a situar nuestros LNAs.

- UMTS =>2 GHz
- 802.11 a/b/g => 2.4 GHz- 5 GHz

En principio vamos a ser ambiciosos e intentar que nuestros LNAs cubran las bandas de 900 MHz, 1.8 GHz, 2.4 GHz y 5 GHz, algo que veremos si conseguimos o no según vayamos diseñando y ajustando nuestros amplificadores.

5.2 Polarización del LNA

La primera parte del diseño comenzó con la polarización del LNA, centrándonos en intentar obtener la mejor ganancia posible con la menor figura de ruido. Decir que la polarización es igual para los dos modelos de LNAs que vamos a diseñar, puesto que la estructura es igual solo que cambia la carga del LNA.

Esto lo logramos con una serie de análisis y simulaciones con el software ADS (Advanced Design System).

En la figura 5.1 se muestra la estructura simplificada del LNA1:



Figura 5.1 Estructura simplificada del LNA1

Como podemos ver, la polarización del LNA es externa al circuito, debido a que los circuitos de polarización típicos, (etapa con doble fuente de corriente, figura5.2, etapa con fuente de corriente y divisor resistivo, figura 5.3 y etapa con doble divisor resistivo figura5.4), tienen elementos resistivos cuya tolerancia alcanza valores cercanos al 55%. Si a esto le sumamos las posibles inherentes desviaciones de los otros componentes del amplificador, (como podrían ser los transistores), el funcionamiento óptimo de éste tendría una incertidumbre cercana al 45%.



Figura 5.2 Etapa con doble fuente de corriente.







Figura 5.4 Etapa con doble divisor resistivo.

Por tanto, aplicaremos los valores de tensión necesarios para obtener la mínima NF y la máxima ganancia. Para conseguir esto, debemos encontrar un sistema que nos permita aumentar la ganancia sin que esto suponga un aumento de la figura de ruido (NF). Dicha relación es lo que se conoce como NF $_{VS}$ J_C. Esto es, obtener la densidad de corriente (J_{OPT}) que nos de la NF menor posible. Para este estudio usaremos el esquema de la figura 5.5, el cual nos dará la corriente de polarización óptima para mínima NF, que podremos apreciar en la figura 5.6.



Figura 5.5 Configuración para el estudio de la NF.



Figura 5.6

NF frente a Ic.

Podemos apreciar en la figura 5.6 que la corriente de polarización óptima para mínima NF es $I_{OPT} = 2$ mA. Dado que para este estudio se usó un área de transistor igual a 10 μ m², la densidad de corriente que nos suministrará la menor NF posible será:

$$J_{opt} = \frac{2mA}{10\mu m^2} = 0.2mA / \mu m^2$$
(5.1)

Los elementos elegidos para la polarización están integrados con las correspondientes redes de adaptación y, por ello, serán explicados en la siguiente sección.

5.3 Adaptación de entrada y de salida

La adaptación de entrada es la misma para los dos modelos de LNAs que vamos a diseñar, mientras que la adaptación de salida dependerá de la carga (circuito tanque) que usemos.

Para la adaptación de entrada usaremos un filtro que cubra la banda deseada, el cual ya fue diseñado en el capítulo 3, mientras que las bandas a cubrir ya fueron estudiadas en el capítulo 2.

La carga que usaremos será diferente en el LNA1 y LNA2, y con ella comprobaremos como podemos realizar un LNA multibanda con un tanque de banda ancha, en nuestro caso usaremos un tanque *shunt peaking*, y un LNA multibanda con tanques de banda estrecha LC que serán conmutados mediante conmutadores (*switches*).

En la figura 5.7 se muestra un modelo simplificado con las partes comunes a los dos LNAs, en la cual vemos que de un LNA al otro sólo difiere la carga, por lo que pasaremos a realizar la adaptación de entrada en primer lugar.



Figura 5.7 LNA con filtro de entrada

A la hora de adaptar la entrada, debemos tener en cuenta que nuestro principal objetivo es minimizar la figura de ruido (NF) del amplificador, como ya hemos comentado a lo largo del capítulo. Para esto, tenemos que determinar la impedancia de la fuente de pequeña señal que debe ver el transistor a su entrada para que éste presente una NF mínima. Por lo general la impedancia de fuente que realmente tiene nuestro circuito ($R_s=50\Omega$) rara vez coincide con la impedancia de fuente para mínimo ruido (R_{SNFmin}). Por tanto, debemos elegir entre adaptar para mínimo ruido (forzar a que la impedancia de fuente se parezca a R_{SNFmin} mediante una red de adaptación al efecto) o adaptar para máxima transferencia de potencia (forzar a que la impedancia de entrada del transistor se parezca a R_{S}). Sin embargo, existen técnicas que permiten hacer que R_{SNFmin} se parezca lo más posible a R_{s} . Una de las técnicas usadas es la denominada degeneración inductiva, la cual consiste en introducir una inductancia en serie con el emisor tal y como se muestra en la figura 5.7. El valor de dicha inductancia viene dado por la siguiente expresión aproximada [3]:

$$L_E = \frac{50\Omega}{2 \cdot \pi \cdot fT} \tag{5.2}$$

Como se puede observar, cuanto mayor sea la frecuencia de corte del transistor (f_T), menor será el valor de la inductancia a utilizar y por tanto menor será la cantidad de ruido añadido al LNA por las pérdidas óhmicas asociadas a dicha inductancia. Al introducir esta inductancia hacemos que el coeficiente de reflexión para mínimo ruido sea $\Gamma_{min}=1+jX$, es decir, su parte real vale 50 Ω . Nos ayudaremos del factor de calidad de la bobina (Q) para que esto sea cierto dentro del rango de frecuencias deseado.

Seguidamente añadimos la red de adaptación de banda ancha que se muestra en la figura 5.8 formada por los condensadores C_b , y L_b . Con ella lograremos que la parte imaginaria de Γ_{min} sea aproximadamente 0 en el rango de frecuencias de interés.



Figura 5.8 Adaptación de entrada híbrida.

Usando esta red híbrida entre filtrado de banda ancha y degeneración inductiva logramos adaptar tanto para mínimo ruido como para máxima transferencia de potencia. Este filtro no es más que un filtro de cuarto orden paso banda, que al estar separadas la frecuencia de corte inferior de la frecuencia de corte superior, se puede considerar como dos filtros de segundo orden con los cuales se ajusta la frecuencia de corte inferior y la frecuencia de corte superior.

Así tenemos un filtro en configuración paso alto (high-pass) para la frecuencia de corte inferior (w_1), y un filtro en configuración paso bajo (low-pass) para la frecuencia de corte superior(w_u), como se muestra en las siguientes expresiones [40]:

High-pass
$$\begin{cases} L_b = \frac{1}{\omega_L} \\ \\ C_{\pi} = \frac{1}{\omega_L \cdot R} \end{cases}$$

Low-pass
$$\begin{cases} L_E = \frac{R}{\omega_u} \\ C_b = \frac{1}{\omega_u \cdot R} \end{cases}$$
(5.4)

Como podemos apreciar, el high-pass depende del valor de L_b y de C_{π} , y el low-pass depende del valor de L_E y de C_b . Por tanto, éstos son los valores que vamos a modificar para alcanzar el rango de frecuencias deseado, teniendo en cuenta que C_{π} depende del tamaño del transistor ya que es una característica intrínseca de éste. En la figura 5.9 podemos apreciar el ajuste de la entrada en el rango de frecuencias deseado.



Figura 5.9 Adaptación de entrada en ADS.

Decir que para conseguir esta adaptación de entrada junto con la mínima NF posible, la multiplicidad de los transistores se modificó para así poder mantener la densidad de corriente deseada como ya se calculó en la sección anterior.

Una vez adaptada la impedancia de entrada, debemos adaptar la salida del amplificador. Para ello, vamos a analizar en primer lugar la carga de banda ancha de tipo *shunt peaking* que forma parte del LNA1.

En la figura 5.10 se muestra la estructura de la carga *shunt peaking* y su modelo equivalente.



Figura 5.10 Carga shunt peaking.

Su impedancia de salida se corresponde con la ecuación 5.5:

$$Z(s) = (R + L \cdot s) \parallel \left(\frac{1}{s \cdot C}\right) = \frac{R + s \cdot L}{\left(1 + R \cdot C \cdot s\right)^2}$$
(5.5)

En la figura 5.11 se muestra el esquemático simplificado del amplificador diseñado con las redes de adaptación de entrada y salida, así como los elementos necesarios para la polarización de los transistores.



Figura 5.11 Estructura LNA1.

La adaptación de salida se logra a través de la carga *shunt peaking* y de un buffer (transistor Q_3).

Vemos que la polarización de los transistores de amplificación ($Q_1 y Q_2$) se realiza a través de $V_{BIAS1} y V_{BIAS2}$. Por otro lado, decir que con los condensadores $C_1 y C_B$ aislamos el ruido de la red externa. Por último, el buffer de salida se ha polarizado mediante la resistencia R_B , la cual presenta un alto valor resistivo para evitar que la señal de alterna degenere hacia GND.

Una vez vista la adaptación de salida con la carga *shunt peaking* y el amplificador resultante (LNA1), vamos a ver la adaptación de salida con varias cargas LC de banda estrecha (LNA2). Estas cargas se irán conmutando mediante *switches*, para así podernos desplazar hacia la banda que deseemos, dependiendo del estándar en el que queramos trabajar.

En la figura 5.12 se muestra la estructura simplificada del LNA2 con las cargas de banda estrecha que se usaron para cubrir los diferentes estándares que fueron sometidos a estudio en el capítulo 2.

Para hacer resonar el tanque de banda estrecha en la frecuencia deseada debemos tener en cuenta la siguiente ecuación:

$$W_i = \frac{1}{\sqrt{L_i \cdot C_i}} \tag{5.6}$$



Figura 5.12 Estructura LNA2.

Vemos que al igual que en el LNA1, la polarización se realiza de forma externa a través de V_{BIAS1} y V_{BIAS2} . Así mismo, se observa también que tenemos los condensadores C_1 y C_B para aislar el ruido de la red externa, y que el buffer de salida es igual al del LNA1.

También podemos observar que tenemos cuatro tanques LC, que se corresponden con las frecuencias a las que queremos que se desplace nuestro LNA según nos interese. Para conseguir que se desplace a la frecuencia deseada, simplemente tenemos que hacer que el transistor P_{MOS} que actúa como *switch* (V900, V1800, V2400, V5000) entre en funcionamiento, y que el resto de *switches* no estén funcionando para que no se desplacen las frecuencias. Así sólo estaría funcionando un tanque LC en cada momento por lo que el consumo de corriente no sería elevado, ya que el resto de cargas estarían desactivadas.

El transistor P_{MOS} que actúa como conmutador tiene un área elevada, 350µm, para conseguir un correcto funcionamiento del tanque LC. En un primer lugar probamos con transistores N_{MOS} como *switch*, pero no nos funcionó debido a que el transistor necesitaba más tensión que vcc para funcionar. Por eso usamos los P_{MOS} para realizar la conmutación de tanques.

Destacar que al igual que con la carga *shunt peaking* el compromiso entre NF y adaptación es bueno, ya que en cada momento al estar solo uno de los tanques activos, solo tenemos un componente inductivo (NF bajo) que afecta a la adaptación, pero tiene la ventaja de que la ganancia está solo centrada en la frecuencia que deseamos.

En la figura 5.13 vemos la adaptación de salida, la cual es bastante ajustada ya que a la hora de realizar el diseño no se ha tenido en cuenta debido a que la salida del amplificador se conectará a un mezclador el cual podremos adaptar a la impedancia de salida de nuestro amplificador.



Figura 5.13 Adaptación de salida.

En la gráfica de la izquierda podemos ver la adaptación de salida del LNA1, y en la gráfica de la derecha la del LNA2. Como vemos ambas son parecidas y son bastante ajustadas como ya se comentó.

5.4 Simulación y resultados obtenidos

5.4.1 Simulación LNA1 con bobinas ideales

Los resultados obtenidos tras la simulación del LNA1 se muestran el las figuras 5.14, 5.15, 5.16 y 5.17. En la figura 5.14 se muestra la ganancia del circuito, el cual posee un valor bastante alto lo que disminuirá la figura de ruido del receptor en el que se integre. También podemos observar que la ganancia a lo largo de todo el ancho de banda tiene una variación cercana a 1 dB, lo que indica que tendremos una ganancia un poco mayor o menor dependiendo del estándar sobre el que queramos situarnos.



Figura 5.14 Ganancia del LNA1.

Vemos que con el LNA con tanque de banda ancha si conseguimos cubrir todas las frecuencias que en principio queríamos cubrir.

En la figura 5.15 observamos la figura de ruido del LNA1, la cual está por debajo de las especificaciones mostradas en la tabla 5.1, al principio del capítulo.





En la figura 5.16 se muestra los coeficientes de onda estacionaria del circuito.



Figura 5.16 Coeficientes onda estacionaria LNA1.



En la figura 5.17 se muestra la linealidad del circuito.

Figura 5.17 Linealidad del LNA1 (IIP3).

En la figura 5.17 se representa la potencia de salida del tono fundamental y la salida del producto de intermodulación de tercer orden en función del nivel de RF a la entrada para la frecuencia central (3 GHz). El IP3 es la intercepción extrapolada de las dos curvas. En general cuanto mayor sea el IP3 más lineal será el circuito. La proyección de la intersección sobre el eje de abscisas es el IP3 de entrada (IIP3), y sobre el eje de ordenadas es el IP3 de salida (OIP3).

Si observamos la figura 5.17 el IIP3 de nuestro circuito es aproximadamente -5 dBm, por lo que si miramos la Tabla 5.1 nos vale perfectamente para el estándar de GSM y las redes de área local (802.11 a/b/g).

5.4.1.1 Valores de los componentes del LNA1

Los valores de los componentes que hicieron posibles los resultados anteriores son los siguientes (véase figura 5.11):

 $R_B = 5 \text{ KOhms}$ R_C=35 Ohms C1=10 pF $C_B=10 \text{ pF}$ C₂=0.01 Ff $C_{IN} = 4pF$ $C_{OUT} = 5pF$ $V_{BIAS1}=0.8V$ $V_{BIAS2}=1V$ $L_B \rightarrow$ Inductancia = 7nH $L_E \rightarrow$ Inductancia = 0.5nH $L_C \rightarrow$ Inductancia = 2.5nH $L_{OUT} \rightarrow$ Inductancia = 3nH Q1 \rightarrow Área=18; Multiplicidad=8 $Q2 \rightarrow \text{Årea}=18;$ Multiplicidad=5 Q3 \rightarrow Área=18; Multiplicidad=1

Decir que los resultados de esta simulación se han obtenido con bobinas ideales con factor de calidad de 10 para aproximarnos lo más posible a la realidad.

5.4.2 Simulación LNA1 con bobinas reales

En realidad las bobinas reales tienen el modelo equivalente que se muestra en la figura 5.18.



Figura 5.18 Modelo equivalente bobina real.

Se supone que C_{OX1} y C_{OX2} son iguales, así como R_{SUB1} y R_{SUB2} y C_{SUB1} y C_{SUB2}.

En la tabla 5.2 se muestra los valores correspondientes a las bobinas reales del LNA1.

Tabla 5.2Valores bobinas reales L1	NA1
------------------------------------	-----

	Freq	L _s	R _s	C _P	C _{ox}	C _{SUB}	R _{SUB}	r	s	W	n
L _B	3 GHz	6.51nH	8.41 Ω	5.75fF	76.56fF	32.4fF	616.5 Ω	85μm	2μm	5µm	6.5
L _E	3 GHz	0.66nH	1.19 Ω	10.4fF	65.96fF	25.1fF	796.2 Ω	95µm	2μm	14µm	1.5
L _c	1.5 GHz	2.49nH	2.31Ω	31.7fF	176.9fF	56.04fF	357.2Ω	115µm	2μm	16µm	3.5
L _{OUT}	3 GHz	2.71nH	3.27Ω	10.04fF	90.3fF	34.3fF	582.1Ω	95µm	2μm	9µm	3.5



Los resultados de la la simulación con bobinas reales se muestran en la figura 5.19.

Figura 5.19 Resultados simulación con bobinas reales.

Si comparamos los resultados de la simulación con bobinas reales con respecto a la simulación con bobinas ideales, vemos que tanto la adaptación de entrada como la de salida son bastante parecidas, y lo que cambia es la ganancia la cual baja unos dBs con respecto a la utilización de bobinas ideales, y la figura de ruido que sube alrededor de un dB, algo que es normal con la utilización de bobinas reales pero se ajusta más a la realidad.

5.4.3 Simulación del LNA2 con bobinas ideales

En las siguientes gráficas se muestran los resultados de las simulaciones correspondientes a cada uno de los cuatro tanques LC del LNA2. La figura 5.20 se corresponde con la simulación cuando está el *switch* V900 activo, la figura 5.21 cuando está activo V1800, la figura 5.22 cuando está activo V2400 y la figura 5.23 cuando está activo V5000.



Figura 5.20 Simulación con *switch* V900 activado.

Como vemos en la gráfica de la esquina superior izquierda tenemos la ganancia del amplificador centrada en la frecuencia deseada cuando tenemos el *switch* V900 activo, una de las frecuencias correspondientes a los estándares que se vio al principio del capítulo, concretamente 900 MHz. En la gráfica de la esquina inferior derecha vemos que la figura de ruido está por debajo de las especificaciones requeridas. El resto de gráficas, esquina superior derecha y esquina inferior izquierda, se corresponde con a las adaptaciones de entrada y salida respectivamente, y vemos que sus valores son iguales a los del LNA1 con muy pequeñas diferencias.



Figura 5.21 Simulación con *switch* V1800 activado.

Como vemos en la gráfica 5.21 de la izquierda la ganancia del amplificador está ahora centrada en la frecuencia de 1.8 GHz, valor que se corresponde con una de las bandas de la GSM. En la gráfica de la derecha vemos que el ruido también cumple con las especificaciones requeridas para este estándar. Además comprobamos que se produce la conmutación entre los diferentes tanques LC, según tengamos un *switch* activo u otro.



Figura 5.22 Simulación con *switch* V2400 activado.

En la figura 5.22 vemos que al activar el *switch* V2400 la ganancia se encuentra ahora centrada en la frecuencia de 2.4 GHz, que se corresponde con otro de los estándares que estudiamos en el capítulo 2, y que están resumidos al principio de este capítulo. También vemos que la figura de ruido está por debajo de las especificaciones.



Figura 5.23 Simulación con *switch* V5000 activado.

Por último, en la figura 5.23 vemos que la ganancia se ha desplazado pero no llega a alcanzar los 5 GHz, o lo hace con una ganancia mínima, por lo que vemos que no podemos lograr la conmutación del tanque LC a 5 GHz. Esto es debido a que la capacidad del tanque más la capacidad añadida indirectamente por el *switch* (P_{MOS}) impide que llegue a la frecuencia deseada, por lo que esta estructura no nos es válida para conseguir tanques de banda estrecha a altas frecuencias.

Decir que la adaptación de entrada y salida es similar en todos los tanques, razón por la cual sólo se mostró su simulación en la conmutación del primer tanque LC (900MHz).

En la figura 5.24 se muestra la linealidad del circuito.



Figura 5.24 Linealidad del LNA2 (IIP3).

Como ya se explicó cuando estudiamos la linealidad del LNA1, cuanto mayor sea el valor del IP3 mejor será nuestro circuito en cuanto a linealidad se refiere. Concretamente para el LNA2, la frecuencia central a la que estamos trabajando es de 1.5 GHz, y los resultados obtenidos en cuanto al IIP3 son mejores que los obtenidos para el LNA1, ya que su valor es aproximadamente 1 dBm, valor que cumple con las especificaciones que vimos al principio del capítulo.

5.4.3.1 Valores de los componentes del LNA2

Los valores de los componentes que hicieron posibles los resultados anteriores son los siguientes (véase figura 5.12):

R_B= 5 KOhms C₁=10 pF $C_B=10 \text{ pF}$ C₂=0.01 Ff C_{IN}=4pF $C_{OUT} = 5pF$ $V_{BIAS1}=0.8V$ V_{BIAS2}=1V $L_B \rightarrow$ Inductancia = 7nH $L_E \rightarrow$ Inductancia = 0.5nH L1=L2=L3=L4 \rightarrow Inductancia = 1nH C1= 27 pF C2=5pFC3= 1.3pF C4=1 fFV900= V1800= V2400=V5000= 0V ó 3.3V=vcc dependiendo de si queremos que el switch esté activo o no (0V= activo, 3.3V= inactivo).

> L_{OUT} → Inductancia = 3nH Q1 → Área=18; Multiplicidad=8 Q2 → Área=18; Multiplicidad=5 Q3 → Área=18; Multiplicidad=1

Decir que los resultados de esta simulación se han realizado con bobinas ideales del software ADS, cuyo factor de calidad es de 10 para aproximarnos lo más posible a la realidad.

5.4.4 Simulación del LNA2 con bobinas reales

En la tabla 5.3 se muestran los valores correspondientes a las bobinas reales del LNA2.

	Freq	L _s	R _s	Ср	C _{ox}	C _{SUB}	R _{SUB}	r	S	w	n
L _B	3 GHz	6.51nH	8.41Ω	5.75fF	76.56fF	32.4fF	616.5 Ω	85µm	2μm	5µm	6.5
L _E	3 GHz	0.66nH	1.19 Ω	10.4fF	65.96fF	25.1fF	796.2 Ω	95µm	2μm	14µm	1.5
L ₁ *	3 GHz	1.16nH	1.79 Ω	10.71fF	66.34fF	29.82fF	670.8Ω	80µm	2μm	11µm	2.5
L _{OUT}	3 GHz	2.71nH	3.27Ω	10.04fF	90.3fF	34.3fF	582.1 Ω	95µm	2μm	9µm	3.5
* I 1 = I 2 = I 3 = I 4											

Tabla 5.3Valores bobinas reales LNA2

En las figuras 5.25, 5.26, 5.27 y 5.28 se muestran los resultados de las simulaciones del LNA2 con bobinas reales, para así poder compararlas con los resultados de la simulación con bobinas ideales.





Proyecto fin de carrera

Como vemos en la gráfica de la esquina superior izquierda tenemos la ganancia del amplificador centrada en la frecuencia deseada cuando tenemos el *switch* V900 activo, pero en este caso usando el modelo equivalente de bobina real. En la gráfica de la esquina inferior derecha vemos que la figura de ruido está por debajo de las especificaciones requeridas. El resto de gráficas esquina superior derecha y esquina inferior izquierda, son las adaptaciones de entrada y salida respectivamente, y vemos que sus valores son iguales a los del LNA1 con muy pequeñas diferencias.



Figura 5.26 Simulación con *switch* V1800 activado.

En la figura 5.26 vemos que al igual que con las bobinas ideales, la ganancia (gráfica superior izquierda) ahora se ha desplazado a 1.8 GHz, con lo cual se comprueba que se está produciendo la conmutación de tanques LC, y que únicamente la ganancia ha bajado unos dBs al igual que pasara en el LNA1, debido a la utilización de bobinas reales, y que la figura de ruido (gráfica superior derecha) ha subido un poco con respecto a la simulación con bobinas ideales. La adaptación de entrada y salida es similar a la que obteníamos con el tanque LC de 900 MHz.



Figura 5.27 Simulación con *switch* V2400 activado.

En la figura 5.27 vemos que se ha producido la conmutación de nuevo, esta vez hacia la frecuencia de 2.4 GHz, que la ganancia (gráfica superior izquierda) al igual que en los casos anteriores ha sufrido una disminución, y que la figura de ruido (gráfica superior derecha) ha subido ligeramente. Además, como en los casos anteriores, las adaptaciones de entrada y salida (gráficas inferior izquierda y derecha respectivamente) se mantienen aproximadamente estables.





La figura 5.28 muestra la simulación con el switch V5000 activado.

Vemos que al igual que con las bobinas ideales no se ha conseguido llegar a la frecuencia deseada, además de que ya ni siquiera tenemos una mínima ganancia. Esto es debido a que al utilizar modelos de bobinas reales la ganancia y el resto de parámetros se ven reducidos, debido a los componentes del modelo de bobina real.

5.5 Resumen

En este capítulo hemos visto todos los estudios referentes al diseño a nivel de esquemático de un LNA multibanda, tanto con tanque de banda ancha como con conmutación de tanques de banda estrecha LC. Igualmente, hemos sacado conclusiones válidas de dicho estudio, como que podemos realizar un LNA que cubra un amplio ancho de banda, bien con una carga de banda ancha, o bien con tanques de banda estrecha que se muevan hacia la banda que nosotros deseamos.

También hemos visto que ambos diseños cumplen con las especificaciones salvo con la ganancia, que está un poco por debajo de las especificaciones. Estos resultados los hemos obtenido mediante simulaciones de los LNAs tanto con componentes ideales, como con componentes reales.

En el siguiente capítulo pasaremos al diseño físico del LNA, es decir, a la generación de los *layouts*. Para ello, haremos uso de la información dada en el capítulo 4 referente a la tecnología empleada, y de los estudios realizados en este capítulo.

Capítulo 6

Diseño a nivel de layout

En el capítulo anterior se realizó uno de los pasos más importantes, el diseño a nivel de esquemático. Una vez hecho esto, seguimos con el siguiente paso: el diseño a nivel de *layout* y simulación *post-layout*.

El *layout* consiste en definir los planos de fabricación del circuito integrado. Para desarrollarlo se han utilizado los resultados obtenidos en el capítulo anterior, la tecnología con sus reglas de diseño y la herramienta de diseño *CADENCE* [25].

6.1 Proceso de diseño

A la hora de realizar un *layout* deben cumplirse una serie de reglas que dependen de la tecnología empleada. Estas se refieren en su mayoría a distancias entre los distintos elementos, ángulos, densidad de corriente que puede pasar por las pistas, densidad de corriente que puede atravesar las vías de unión entre las diferentes capas de la tecnología, tamaño y anchos de las pistas, etc [4] [8] [9].

De la misma manera, hay que tener en cuenta una serie de aspectos que nos permitan obtener el comportamiento óptimo del diseño realizado. Estos se centran en minimizar la influencia de las posibles dispersiones de los parámetros de los componentes del circuito. Los aspectos más importantes se enumeran a continuación:

- Las inductancias han de situarse lo más cerca posible para minimizar el efecto de las resistencias en serie que aparecen por la conexión de las mismas hasta el nodo común *Vdd* o tierra.
- El sustrato debe estar conectado a tierra.
- Se debe usar, en la medida de lo posible, las estructuras *dummies* en las resistencias. Con ellas lograremos la reducción de la tolerancia que presentan dichos dispositivos.

Otro de los aspectos importantes es el referido al consumo de potencia del circuito. Éstos toman especial relevancia en el dimensionado de las pistas de interconexionado de los componentes. Así, hemos de saber que cantidad de corriente circula por cada una de ellas y, en consecuencia, ajustar su anchura para que soporte dicho flujo. Para asegurarnos de que no se destruya ninguna parte del circuito, se han sobredimensionado las anchuras mínimas. Dichos valores vienen determinados por la tecnología usada y por el tipo de materiales que conforman las pistas [2],[12].

6.2 Layout del LNA1

En la figura 6.1 se muestra el *layout* del LNA1, el cual ocupa un área de 725 x 730 µm². Se puede apreciar la disposición de los distintos componentes, destacando las bobinas debido a su tamaño comparado con los demás componentes del circuito. Se ha buscado conseguir la mayor simetría a pesar de tener diferentes tamaños las bobinas. Los contactos a tierra los colocamos por todos los espacios que nos queden, excepto dentro de las bobinas. Con ello evitamos que corrientes indeseadas interfieran en el funcionamiento del circuito, ya que son inmediatamente derivadas al sustrato del chip, cuyo potencial es cero.

Usamos dos tipos de terminales, el denominado *Ground-Signal-Ground* (*GSG*) y el *Signal-Ground-Signal* (*SGS*). Para introducir la señal de *RF* utilizamos un *GSG* al igual que para la salida. Para la alimentación del circuito utilizamos un terminal del tipo *SGS* y otro del tipo *GSG*, ya que debemos polarizar las dos bases del par cascodo con diferentes tensiones y el circuito total en si.

En la figura 6.2 se muestra el núcleo del circuito. En ella podemos apreciar que para generar capacidades superiores a 1pF, que es lo máximo que permite la tecnología, se han conectado varios condensadores en paralelo para así conseguir la capacidad deseada, 4pF en el caso del condensador de entrada (4 condensadores en paralelo), y 6 condensadores de 0.83pF para conseguir los 5pF correspondientes al valor del condensador de salida. También podemos observar la disposición de los transistores del par cascodo, y del *buffer* de salida.

En el siguiente apartado se mostrarán los resultados de la simulación post-layout.


Figura 6.1 Layout del LNA1.



Figura 6.2 Núcleo del Layout del LNA1.

Proyecto fin de carrera

6.3 Simulación post-layout del LNA1 con CADENCE

A la hora de implementar físicamente el LNA aparecen una serie de parásitos que modifican el comportamiento del circuito, lo que nos obliga a reajustar de nuevo el diseño. Para ello, se ha seguido el procedimiento visto en el capítulo anterior. En la figura 6.3 se muestra la ganancia del circuito, la adaptación de entrada, la adaptación de salida, y el aislamiento entre la entrada y la salida, después de haber realizado este ajuste. Vemos que en cada gráfica se muestran tres tipos de simulaciones, simulación a nivel de esquemático (ver capítulo anterior), *typical case y worst case*. Ambas simulaciones fueron realizadas con el software de extracción de parásitos del CADENCE llamado ASSURA [25]. El realizar las simulaciones *post-layout* con los modelos *typical case* y *worst case* nos permite asegurar el correcto funcionamiento del diseño ante posibles fluctuaciones que se puedan producir en la fabricación.

Las simulaciones *typical case* se refieren a los modelos de los transistores que suministra la tecnología en los que su rendimiento se encuentra dentro de la media. Por otro lado, las simulaciones *worst case* se refieren a las desviaciones máximas que se producen en el proceso de fabricación de los transistores. Este tipo de simulaciones es vital para predecir el funcionamiento del circuito una vez fabricado.

Considerando el peor caso, el circuito presenta una ganancia de 14.7 dB a 3.5 GHz, siendo la ganancia superior a 12 dB desde 1 GHz hasta 4.4 GHz. Por otro lado, el S11 es menor de -16 dB a 1 GHz. El aislamiento S12 es muy bueno debido al uso de una estructura cascodo, siendo esta una de las ventajas de este tipo de configuraciones. La adaptación de salida S22 vemos que en el peor de los casos mejora un poco con respecto a la adaptación con la simulación de esquemático.





Proyecto fin de carrera



Figura 6.4 Resultados Layout Vs Esquemático (NF) del LNA1.

En la figura 6.5 vemos la figura de ruido que hemos obtenido tras las simulaciones *post-layout*, en la cual podemos ver que en el peor de los casos la figura de ruido varia desde los 3.5 dB a 900 MHz hasta los 5.8 dB a 6 GHz.

6.4 Layout del LNA2

En la figura 6.5 se muestra el *layout* del LNA2, que ocupa un área de 771 x 848 µm². Al igual que en el LNA1 se ha dispuesto los componentes de la forma más simétrica posible, a pesar del tamaño de las bobinas, y se han colocado contactos a tierra en los espacios libres. Decir que debido a las limitaciones de la tecnología sólo implementamos físicamente en el *layout* dos tanques de banda estrecha, correspondientes a la frecuencia de 1.8 GHz y 2.4 GHz, debido a que los valores de los condensadores necesarios para centrar la frecuencia en los otros dos tanques que fueron simulados en el capítulo 5 (900 MHz y 5 GHz), tenían un valor demasiado grande para ser implementado. Por eso obtamos por implementar estos dos tanques, para ver que en realidad se produce la conmutación de tanques de banda estrecha, que es el principal objetivo de nuestro proyecto.

Usamos tres tipos de terminales, además de los dos usados en el LNA1 (GSG y SGS) usamos el denominado *Signal-Signal-Ground-Signal-Signal* (SSGSS). Al igual que en el caso anterior para las señales de entrada y salida de RF usamos terminales GSG. Para la alimentación usamos el terminal SGS y el SSGSS, ya que debemos polarizar las dos bases del par cascodo (Vbias1 y Vbias2), además de polarizar el circuito total en si (Vcc), y aplicar las tensiones necesarias para que se produzca la conmutación entre un tanque u otro, (V18 correspondiente al tanque centrado en la frecuencia de 1.8 GHz y V24 correspondiente al tanque centrado en la frecuencia de 2.4 GHz.).

En la figura 6.6 se muestra el núcleo del circuito. En ella podemos apreciar, al igual que en el LNA1, la disposición del par cascodo y del buffer de salida.



Figura 6.5 Layout del LNA2.



Figura 6.6 Núcleo del Layout del LNA2.

6.5 Simulación post-layout del LNA2 con CADENCE

6.5.1 Simulación LNA2 post layout con tanque V18 activado

En la figura 6.7 se muestra la ganancia del circuito, la adaptación de entrada, la adaptación de salida, y el aislamiento entre la entrada y la salida, después de haber realizado un ajuste debido a los parásitos que aparecen al implementar físicamente el LNA. Al igual que en caso anterior, en cada gráfica se muestran tres tipos de simulaciones: simulación a nivel de esquemático, *typical case* y *worst case*.



Figura 6.7 Resultados Layout Vs Esquemático LNA2 v18 activo.

Vemos que en la gráfica correspondiente a la ganancia con el tanque V18 activado, el valor de esta correspondiente al esquemático no está centrada en la frecuencia deseada de 1.8 GHz. Esto es debido a que se desplazó la frecuencia del tanque para que en el peor de los casos (*worst case*) la frecuencia si estuviera centrada en 1.8 GHz, ya que a la hora de la fabricación es más probable que los resultados sean similares a los obtenidos en la simulación *worst case*.

Así pues, considerando el peor caso, la ganancia en la frecuencia deseada de 1.8 GHz es de 10.7 dB y el S11 es de -8.3 dB. Al igual que en el caso anterior el aislamiento S12 es muy bueno debido al cascodo, y la adaptación de salida S22 en el peor de los casos también mejora un poco con respecto al valor de simulación de esquemático.

En la figura 6.8 se muestra la figura de ruido con el tanque V18 activado.



Figura 6.8 Resultados Layout Vs Esquemático (NF) LNA2 v18 activo.

Vemos que en el peor de los casos la figura de ruido es de 2.8 dB a la frecuencia de 1.8 GHz.

6.5.2 Simulación LNA2 post-layout con tanque V24 activado

En la figura 6.9 se muestra la ganancia del circuito, la adaptación de entrada, la adaptación de salida y el aislamiento entre entrada y salida, cuando tenemos el tanque de 2.4 GHz activado, mostrando en cada gráfica la simulación a nivel de esquemático, *typical*



Figura 6.9 Resultados Layout Vs Esquemático LNA2 v24 activo.



Vemos que en la gráfica correspondiente a la ganancia con el tanque V24 activado, el valor de esta correspondiente al esquemático no está centrada en la frecuencia deseada de 2.4 GHz. Esto es debido a que se desplazó la frecuencia del tanque para que en el peor de los casos (*worst case*) la frecuencia si estuviera centrada en 2.4 GHz, ya que a la hora de la fabricación es más probable que los resultados sean similares a los obtenidos en la simulación *worst case*.

Así pues, considerando el peor caso, la ganancia en la frecuencia deseada de 2.4 GHz es de 9 dB y el S11 es de -6.9 dB. Al igual que en el caso anterior el aislamiento S12 es muy bueno debido al cascodo, y la adaptación de salida S22 en el peor de los casos también mejora un poco con respecto al valor de simulación de esquemático.

En la figura 6.10 se muestra la figura de ruido con el tanque V24 activado.



Figura 6.10 Resultados Layout Vs Esquemático (NF) LNA2 v24 activo.

Vemos que en el peor de los casos la figura de ruido es de 3.4 dB en la frecuencia de 2.4 GHz.

6.6 Resumen

En este capítulo hemos visto como se realizó el diseño a nivel de *layout* de nuestros circuitos. Esto se ha logrado dando las reglas más comunes para una correcta implementación, así como las técnicas que nos permiten prever posibles errores en el funcionamiento.

Finalmente se ha comprobado el correcto funcionamiento de los circuitos mediante las simulaciones pertinentes.

En el siguiente capítulo se presentarán los resultados obtenidos de las medidas de nuestro circuito, tras ser implementado por la fundidora AMS.

Capítulo 7

Medidas

En el capítulo anterior se profundizó en el diseño de los amplificadores a nivel de *layout*. En este capítulo pasaremos a mostrar la metodología utilizada para medir nuestros circuitos. Estas medidas han sido realizadas sobre oblea por lo que los elementos necesarios para realizar la medida deben ser los adecuados. Para realizar la medida utilizaremos una estación de puntas.

7.1 Configuración de medida

A continuación se detallan los elementos necesarios, (suministrados por el IUMA [24]), para poder realizar la medida de nuestros circuitos:

- > 3 fuentes de alimentación Hewlett Packard E3620A.
- > 1 Analizador de Espectros Hewlett Packard E4440A.
- > 1 Analizador de redes (VNA) Hewlett Packard 8720E.
- I punta de prueba SGS (Signal-Ground-Signal) Cascade Microtech ACP40D-W SGS-150.
- 3 puntas de prueba GSG (Ground-Signal-Ground) Cascade Microtech ACP40D-W GSG-150.
- > 1 punta de prueba SSGSS (Signal-Signal-Ground-Signal-Signal)
- Sustrato de Calibración Cascade Microtech P/N 101-190.
- Cables de RF *Sucoflex* 104A 150cm.
- > Cables de alimentación y adaptadores SMA-BNC.
- Codos de interconexionado.

El paso previo a la medida de los amplificadores es la calibración de los aparatos de medida (VNA, Analizador de Espectros,...). Con esto parametrizamos las pérdidas de dichos dispositivos, y su influencia en las medidas. Para ello debemos utilizar el Sustrato de Calibración. Durante este proceso se utilizan tres tipos de sustrato: *load* (carga de 50 Ω), *short* (abierto) y *through* (corto). Este proceso [36] intenta eliminar la influencia del *set-up* de medida de la medida real. En la figura 7.1 se muestra el *set-up* de medida usado para la calibración.



Figura 7.1 Calibración del VNA.

La manera de calibrar el VNA es ir conectando al cable que se va a utilizar en las medidas una serie de terminaciones: un cortocircuito, un circuito abierto y una carga de 50 Ω , que es la impedancia característica del aparato. De esta manera se obtienen los parámetros S justo a la entrada del circuito que se quiere caracterizar, ya que se han eliminado de la medida todos los efectos de errores sistemáticos como pueden ser las pérdidas de cables, conectores, etc.

La forma de ver que el VNA está correctamente calibrado, es que al conectar los cables de RF la carta de SMITH esté perfectamente ajustada para 50Ω .

7.2 *Set-up* de medida del LNA1

Después de la calibración del VNA, para realizar la medida de los amplificadores debemos interconectar el VNA tal y como muestra la figura 7.2. En ella se pueden apreciar los diferentes instrumentos utilizados, así como las puntas *SGS* y *GSG*.



Figura 7.2 Set up de medida del LNA1.

A continuación procederemos a mostrar los resultados obtenidos tras la medida del amplificador.

7.2.1 Resultados medidas LNA1



En la figura 7.3, se muestran los resultados obtenidos de las medidas realizadas utilizando el *set-up* anterior.



Como podemos observar el valor de la ganancia medida S(2,1) está por debajo del valor obtenido en las simulaciones, teniendo un valor máximo de aproximadamente 8.5 dB. De la misma forma el valor de la adaptación de entrada S(1,1), y el aislamiento entre entrada y salida S(1,2) están por encima de los valores de la simulación. Esto es debido a las inductancias y capacidades parásitas que han surgido durante la fabricación. Además podemos observar que el valor de simulación que más se aproxima al de la medida es el obtenido en la simulación *worstcase*, por lo que debemos trabajar con los valores que nos otorga este modelo, al ser el que más se aproxima a la realidad.

El valor de la adaptación de salida S(2,2), que era bastante ajustado en la simulación, ha mejorado bastante en la medida, debido a las inductancias y capacidades parásitas.

7.2.2 Medida del IP3

Una vez realizada la medida de los parámetros S vamos a realizar la medida del IP3 de nuestro circuito. El método más empleado para medir el punto de intermodulación de tercer orden (IP3) consiste en aplicar a la entrada de nuestro circuito no lineal dos tonos sinusoidales de idéntica amplitud y distintas frecuencias, f_1 y f_2 . La salida de nuestro circuito presentará componentes de intermodulación, no armónicas de las frecuencias introducidas. Mediremos a la salida las potencias de los tonos introducidos, f_1 y f_2 , así como las de los productos de intermodulación de tercer orden, $2f_2$ - f_1 y $2f_1$ - f_2 , por ser los más cercanos al ancho de banda de utilización del amplificador.

Para poder medir el IP3 necesitamos el combinador que nos permita sumar las dos señales de entrada de igual amplitud, en nuestro caso $Asen(2\pi f_1 + 1) + Asen(2\pi f_2 + 2)$. Este combinador tiene dos entradas y una salida. En las entradas se introducen los dos tonos, que se generarán con dos generadores de señal, y la salida del combinador se conecta a la entrada del LNA. A la salida del LNA se conecta el analizador de espectros que nos dará la medida.

En la figura 7.4 se muestra el montaje que se hizo en el laboratorio para la medida del IP3.



Figura 7.4 *Set-up* de medida de IP3.

En la figura 7.5 podemos ver el resultado de la medida del IP3 usando este *set-up* de medida y así la podremos comparar con el resultado obtenido en la simulación.



Figura 7.5 Medida del IP3.

La medida del IP3 se realizó a 1.5 GHz y con dos tonos separados por 500 kHz, dándonos el resultado que podemos apreciar en la figura 7.5, aproximadamente unos 8 dBm de IIP3, resultado que es bastante mejor al obtenido en la simulación (Figura 5.18), que nos daba aproximadamente –5 dBm.

7.2.3 Medida del ruido

Una vez medido los parámetros S y la linealidad de nuestro circuito pasamos a medir la figura de ruido del amplificador.

Para medir el ruido usaremos el analizador de espectros. Destacar que el analizador de espectros nos dará valores de ruido y ganancia del circuito. Si introducimos un nivel de ruido R_1 a la entrada del circuito, a la salida obtendremos un ruido igual a $GR_1 + N_A$, donde G es la ganancia del LNA, y N_A es el ruido que introduce el circuito.

Para realizar la medida del ruido debemos en primer lugar calibrar el analizador de espectros para así eliminar su influencia en la medida del ruido. La forma de hacer esto es conectar un cable BNC a la salida que se encuentra en el panel trasero del analizador de espectros. A continuación conectamos una fuente de ruido a dicho cable, conectamos un cable a la entrada del analizador de espectros, y unimos este cable con la fuente de ruido mediante un corto (*throngh*). El esquema de conexión se muestra en la figura 7.6.



Figura 7.6 Calibración del analizador de espectros.

Una vez calibrado el analizador de espectros, y eliminado la influencia de todos los cables y elementos necesarios para la medida del ruido, sustituimos el *through* por nuestro circuito a medir (DUT= *device under test*), como se puede observar en la figura 7.7 y realizamos la medida del ruido.



Figura 7.7 Set-up de medida del ruido.

En la figura 7.8 se muestra el resultado obtenido tras haber medido el ruido del LNA1.



Figura 7.8 Figura de ruido medido LNA1.

Vemos que el ruido en la figura 7.8, en lo que a medidas se refiere, comienza sobre los 5 dB a 900 MHz y va descendiendo hasta casi los 4 dB a 1.5 GHz, para luego empezar a aumentar hasta alcanzar los 7.5 dB a la frecuencia de 6 GHz. Si lo comparamos con las simulaciones realizadas, vemos que el ruido se asemeja a la simulación *worst case*, pero es algo mayor (alrededor de 2 dB en toda la banda de frecuencias). Esto puede ser debido al ruido exterior que influye en la medida, así como los diversos elementos parásitos que han surgido durante la fabricación. En la figura 7.9 podemos observar una fotografía del circuito final, realizada con el microscopio de la estación de puntas.



Figura 7.9 Fotografía del chip.

En la Tabla 7.1 podemos observar los resultados más significativos de las medidas.

Parámetro	Medida
S11@1.5 GHz	-14 dB
S22@2.2 GHz	-20 dB
S12@1.5 GHz	-40 dB
S21@1.5 GHz	8.5 dB
NF@1.5 GHz	4 dB
IIP3	8 dBm
Área	$0.725 \times 0.730 \text{ mm}^2$

Tabla 7.1 Resultados

Proyecto fin de carrera

7.3 *Set-up* de medida del LNA2

En la figura 7.10 se muestra el *set-up* de medida del LNA2.



Figura 7.10 Set-up de medida del LNA2.

A continuación, en la figura 7.11, se muestran los resultados de la medida de los parámetros S, de la linealidad del circuito (IP3), y de la figura de ruido usando el *set-up* de la figura 7.10, estando activo el tanque v18 correspondiente a 1.8 GHz. Destacar que tanto la figura de ruido, como la linealidad, como los parámetros S se miden de la misma forma que se midió el LNA1 en la sección anterior, por lo que pasaremos directamente a mostrar los

resultados.

7.3.1. Resultados medidas del LNA2 con v18 activo



Figura 7.11 Medidas Vs Simulación del LNA2 con v18 activado.

Como podemos observar en la figura 7.11 el valor de la ganancia de medida S(21) está por debajo del valor obtenido en las simulaciones, teniendo un valor aproximado de 7 dB a 1.8 GHz. Además la frecuencia central cuyo valor debería estar en 1.8 GHz al estar este tanque activo, está un poco desplazada debido a las capacidades parásitas que han surgido durante la fabricación, desplazándose la ganancia y resto de valores a medir por esta misma razón. De la misma forma el valor de la adaptación de entrada S(11), y el aislamiento entre entrada y salida S(12) están por encima de los valores de la simulación, pero presenta valores buenos en la frecuencia de 1.8 GHz. Esto también es debido a las capacidades parásitas que han aparecido, además de las inductancias que aparecen tras la fabricación. Al igual que en el caso del LNA1, el valor de simulación que más se aproxima al de la medida es el obtenido en la simulación *worstcase*.

El valor de la adaptación de salida S(22), que era bastante ajustado en la simulación, ha mejorado bastante en la medida, debido a los parásitos tanto de capacidades como de inductancias que han aparecido.

En la figura 7.12 se muestra la linealidad del circuito.



Figura 7.12 Medida del IIP3 LNA2 v18 activo.

La medida del IP3 se realizó a 1.5 GHz y con dos tonos separados por 500 kHz, dándonos el resultado que podemos apreciar en la figura 7.5, aproximadamente unos -2.5 dBm para el IIP3, resultado que es un poco mejor al obtenido en la simulación (Figura 5.18), que nos daba aproximadamente –5 dBm. En la figura 7.13 se muestra el resultado de la medida del ruido del LNA2 estando activo el tanque v18.



Figura 7.13 Figura de ruido medido del LNA2 v18 activo.

Vemos que a la frecuencia de 1.8 GHz el ruido medido es de unos 5 dB, que si lo comparamos con el ruido simulado en el peor de los casos (*worst case*), que era de unos 2.8 dB, está bastante por encima. Esto es debido a la influencia de componentes externos en la medida.



7.3.2. Resultados medidas LNA2 v24 activo

Figura 7.14 Medidas Vs Simulación con tanque 2.4 GHz activado.

Como podemos observar en la figura 7.14 el valor de la ganancia de medida S(21) está un poco por debajo del valor obtenido en las simulaciones, teniendo un valor aproximado de 7.7 dB a 2.4 GHz. Además la frecuencia cuyo valor debería estar centrado en 2.4 GHz al estar este tanque activo, esta un poco desplazado debido a las capacidades parásitas que han surgido durante la fabricación, desplazándose la ganancia y resto de valores a medir por esta misma razón. De la misma forma el valor de la adaptación de entrada S(11), y el aislamiento entre entrada y salida S(12) están por encima de los valores de la simulación, pero presenta valores buenos en la frecuencia de 2.4 GHz. Esto también es debido a las capacidades parásitas que han aparecido, además de las inductancias que aparecen tras la fabricación. Al igual que en el caso del LNA1, el valor de simulación que más se aproxima al de la medida es el obtenido en la simulación *worstcase*.

El valor de la adaptación de salida S(22), que era bastante ajustado en la simulación, ha mejorado bastante en la medida, debido a los parásitos tanto de capacidades como de inductancias que han aparecido.

En la figura 7.15 se muestra la linealidad del circuito.



Figura 7.15 Medida del IIP3 LNA2 v24 activo.

Las condiciones de medida del IP3 son las mismas que para el tanque activo de 1.8 GHz, dándonos el resultado que podemos apreciar en la figura 7.15, el cual es igual al obtenido estando activo el tanque v18, por lo que nos da el mismo valor, aproximadamente unos - 2.5 dBm.



En la figura 7.16 se muestra el resultado de la medida del ruido del LNA2 estando activo el tanque v24.

Figura 7.16 Figura de ruido medido LNA2 v24.

Vemos que a la frecuencia de 2.4 GHz el ruido medido es de unos 4.5 dB aproximadamente, que si lo comparamos con el ruido simulado en el peor de los casos (*worst case*), que era de unos 3.4 dB, vemos que está por encima.

En la figura 7.17 podemos observar una fotografía del circuito final, realizada con el microscopio de la estación de puntas.



Figura 7.17 Fotografía del chip.

En la Tabla 7.2 podemos observar los resultados más significativos de las medidas.

Tabla 7.2 Resultatios

Parámetro	Medida v18	Medida v24
S11	@1.4 GHz -12 dB	@1.4 GHz -15 dB
S22	@1.8 GHz -35 dB	@2.4 GHz -30 dB
S12	@1.8 GHz -20 dB	@2.4 GHz -20 dB
S21	@1.8 GHz 7 dB	@2.4 GHz 7.7 dB
NF	@1.8 GHz 5 dB	@2.4 GHz 4.5 dB
IIP3	-2.5 dBm	-2.5 dBm
Área	$0.771 \times 0.848 \text{ mm}^2$	$0.771 \times 0.848 \text{ mm}^2$

7.4 Resumen

En el presente capítulo hemos podido comprobar el correcto funcionamiento de nuestro diseño. Para ello hemos presentado las técnicas empleadas para su correcta verificación. Del mismo modo, hemos constatado las diferencias existentes entre la medida y las simulaciones *post- layout*.

En el próximo capítulo estableceremos un balance del desarrollo del proyecto, lo que nos conducirá a una serie de conclusiones, válidas para el desarrollo de futuros trabajos y diseños.

Capítulo 8

Conclusiones

El objetivo de este proyecto ha consistido en el diseño de un amplificador de bajo nivel de ruido multibanda con carga sintonizable y adaptación de entrada de banda ancha, usando la tecnología SiGe de 0.35 µm suministrada por AMS (*Austria Micro Systems*).

Con objeto de situar el entorno de trabajo, se comenzó estudiando las principales características de los sistemas de RF para poder abordar el diseño.

El siguiente paso consistió en el estudio de los estándares más importantes usados en tecnología inalámbrica, para poder ver las diferentes características de radiofrecuencia que debía tener nuestro diseño, tales como ganancia, figura de ruido y linealidad del LNA. También se estudiaron dichos estándares para poder ver las frecuencias a las que se tiene que desplazar nuestro LNA sintonizable, y por último, cual es la mejor arquitectura de receptor en la que se puede encuadrar, siendo esta la arquitectura *Cero-IF* por su alta integrabilidad. Una vez completado el análisis de los sistemas de radiofrecuencia se procedió al estudio teórico de los amplificadores de bajo ruido multibanda. En este análisis se profundizó en las diferentes topologías existentes, llegando a la conclusión de que la mejor opción es usar una topología en cascodo, debido a sus altas prestaciones con respecto a linealidad, aislamiento entre puertos y ganancia.

También llegamos a la conclusión de que se podían realizar amplificadores de bajo ruido multibanda usando una adaptación de entrada de banda ancha, y que la carga pudiera ser de banda ancha, de modo que cubriera todas las frecuencias de los estándares estudiados, o por el contrario la carga fuera de banda estrecha y se pudiera mover hacia la frecuencia que nosotros deseáramos en cada momento. De esta forma optamos por diseñar dos LNAs multibanda, diferenciados únicamente por la carga y así poder compararlos. Así, el LNA1 tendría una carga de banda ancha *shunt peaking*, y el LNA2 tendría una carga de banda estrecha que sería conmutada mediante un transistor P_{MOS} hacia la frecuencia deseada.

Partiendo de estas arquitecturas y teniendo en cuenta el análisis de la tecnología a emplear, la denominada SiGe 0.35 de AMS, se procedió al diseño de los LNAs a nivel de esquemático, teniendo en cuenta que se optimizó la polarización, la cual se eligió externa debido a la excesiva tolerancia que presentan los componentes resistivos de la tecnología, y se realizó una adaptación de entrada de banda ancha. Se intentó que los dos LNAs cubrieran todo el ancho de banda necesario para poder funcionar en cualquier estándar de los estudiados, viendo que para el LNA2 fue imposible que funcionara a la frecuencia de 5 GHz.

Los principales problemas que surgieron a la hora del diseño tuvieron que ver con conseguir que la adaptación de entrada de banda ancha cubriera toda la frecuencia deseada, y que la ganancia tuviera un valor lo suficientemente elevado. Además, a esto se le añade el hecho de que el factor de calidad de las bobinas no es constante en toda la frecuencia.

El siguiente paso consistió en el diseño a nivel de *layout*, utilizándose para ello las reglas comunes en este tipo de trabajos, así como las técnicas que nos permiten prever posibles errores de funcionamiento.

Por último, se procedió a la medida de los diseños, para comprobar el buen funcionamiento del circuito, además de poder realizar una comparación entre el diseño a nivel de esquemático, *layout* y la medida realizada.

En la tabla 8.1 se muestran los resultados más importantes obtenidos en los dos LNAs diseñados, tanto a nivel de esquemático, como *layout* y medidas, pudiendo así extraerse una serie de conclusiones.

	LNA1	LNA1	LNA1	LNA2	LNA2	LNA2
	Esquemático	Layout	Medidas	Esquemático	Layout	Medidas
Ganancia	17.109 dB	14.7 dB	8.5 dB	20.32 dB	10.7 dB	7.7 dB
Máx.(S21)						
NF	1.59 dB	2.5 dB	4 dB	1.52 dB	2.8 dB	4.5 dB
min.						
S11	-16.25 dB	-16 dB	-14 dB	-16.25 dB	-14.2 dB	-12 dB
min.						
S22	-1.94 dB	-2.5 dB	-20 dB	-2.358 dB	-3 dB	-30 dB
min.						

Tabla 8.1 Comparación entre los LNAs diseñados

Si observamos la tabla 8.1, la adaptación de entrada (S11) varía sólo unos pocos dBs de la simulación a las medidas, pero se mantiene en unos buenos valores, por lo que vemos que la red de adaptación de entrada de banda ancha es bastante buena. La adaptación de salida (S22) mejora bastante en la medida con respecto a las simulaciones.

Por otro lado, vemos como la ganancia a nivel de esquemático es mucho mejor en el LNA2 que en el LNA1. Sin embargo a nivel de *layout* disminuye más en el LNA2 debido a que posee más componentes parásitos, y a nivel de medidas ambas son semejantes.

Por último, vemos que la figura de ruido aumenta tanto en el LNA1 como en el LNA2 cuando pasamos de simulaciones a medidas, lo cual es lógico pues en las medidas se tienen en cuenta todos los efectos parásitos del circuito y del *set-up* de medidas.

En la tabla 8.2 comparamos los resultados obtenidos en nuestro diseño con los resultados obtenidos con otros diseños [34], [35], a fin de realizar una comparación con trabajos ya hechos.

Referencia	Tecnología	Freq. (GHz)	S21 (dB)	S11 (dB)	NF (dB)	IIP3 (dBm)	Consumo	Área mm²
[34]	0.18 μm CMOS	2.4 GHz 5.5 GHz	13.1 12.2	-14.8 -7.2	3.7 5.1	-4.7 N/A	75mW 75mW	
[35] *	0.18 μm CMOS	900 MHz 1.8 GHz 2.4 GHz	26 20 18	-17 -16 -15	4.1 4.4 4.6	4.5 3 1.5	20mA 1.8V	0.4×0.34
LNA1	0.35 μm SiGe	1.8 GHz 2.4 GHz	7 7.7	-12 -15	4 4	-2.5 -2.5	14mA 3.3V	0.77×0.84
LNA2	0.35 µm SiGe	Banda 900 MHz- 6 GHz	8.5	-14	4.5	8	16mA 3.3V	0.72×0.73

Tabla 8.2 Comparación con otros LNAs

* Ganancia de LNA + Mezclador.

Si observamos la tabla 8.2, los resultados (S21, S11, NF, IIP3) son bastante similares a otros trabajos, salvo en la ganancia, la cual es mayor en los otros diseños debido a que usan una tecnología superior a la usada en nuestros diseños, con lo cual se obtienen mejores prestaciones.

Analizando más detalladamente, la adaptación de entrada es bastante similar a otros trabajos, y la figura de ruido y linealidad de nuestros diseños es incluso mejor, además de tener un consumo menos elevado que dichos diseños. Esto hace nuestros circuitos bastante atractivos para aplicaciones inalámbricas, con lo cual podemos concluir que la ruta de diseño por la que hemos optado es aceptable para realizar LNAs multibanda.

Por otro lado, a la hora de medir nos dimos cuenta de que el transistor P_{MOS} que usamos para conmutar entre los tanques del LNA2, podía funcionar mejor si colocábamos un transistor N_{MOS} en paralelo con el P_{MOS} . Esto, se debe a las características de este tipo de transistores [17], que por separado como puertas de paso o interruptores son imperfectos, pero complementados (combinando un transistor P_{MOS} y un N_{MOS} en paralelo) se obtiene una puerta de paso perfecta.

En la figura 8.1 y 8.2 se muestran los resultados de las simulaciones usando sólo el transistor P_{MOS} como conmutador, y los resultados usando la combinación en paralelo de un transistor P_{MOS} y un N_{MOS} .



Figura 8.1 Comparación entre Switches LNA2 v18 activo.

En la figura 8.1 vemos que a 1.8 GHz, la ganancia mejora cuando usamos un transistor P_{MOS} y N_{MOS} en paralelo como *switch* (representado por m1), con respecto a la utilización de un transistor P_{MOS} por si solo (m2).



Figura 8.2 Comparación entre Switches v24 activo.

En la figura 8.2 observamos que a 2.4 GHz, la ganancia mejora bastante cuando usamos un transistor P_{MOS} y N_{MOS} en paralelo como *switch* (representado por m1), con respecto a la utilización de un transistor P_{MOS} por si solo (m2).
Uno de los aspectos clave de este trabajo ha sido la comparación del amplificador diseñado con otros trabajos similares. Esta comparativa ha demostrado que el flujo de diseño elegido ha sido el correcto, ya que las especificaciones obtenidas son análogas a otros trabajos.

Como se ha podido observar a lo largo de este proyecto, se ha cerrado completamente el flujo de diseño de un circuito integrado analógico de radiofrecuencia, ya que se ha partido de un esquemático genérico, que poco a poco se ha ido optimizando, para luego pasar al desarrollo del *layout* y terminar con la medida del circuito. A lo largo del proyecto se ha obtenido una visión general del proceso de diseño.

Para concluir se puede afirmar que los objetivos planteados inicialmente se han alcanzado.

Presupuesto

Una vez completado el diseño del circuito y comprobado su correcto funcionamiento, para concluir con el estudio, en este capítulo se realizará un análisis económico con los costes tanto parciales como totales del proyecto.

Baremos utilizados

El cálculo del presupuesto de este proyecto se ha seguido según la **"Propuesta de baremos orientativos para el cálculo de honorarios"** establecida por el Colegio Oficial de Ingenieros Técnicos de Telecomunicación a partir de 1-01-2006.

Esta propuesta establece que para **"Trabajos tarifados por tiempo empleado"** se aplique la siguiente ecuación:

$$\mathbf{H} = \mathbf{Hn} \, \mathbf{65} + \mathbf{\times} \, \mathbf{He} \mathbf{\times} \mathbf{78} \tag{8.1}$$

Siendo:

- H = Honorarios a percibir.
- Hn = Horas contabilizadas en jornada normal.
- He = Horas contabilizadas fuera de la jornada normal de trabajo.

Los honorarios que se obtengan por la aplicación de la clave "H" se reducirán a medida que aumente el número de horas, a cuyo efecto serán multiplicados por los coeficientes reductores con arreglo a lo detallado en la Tabla 8. 1.

	Horas		COEFICIENTE
Hasta	36 horas		C=1
Exceso de	36 horas	hasta 72 horas	C=0,9
Exceso de	hasta 72 horas	hasta 108 horas	C=0,8
Exceso de	hasta 108 horas	hasta 144 horas	C=0,7
Exceso de	hasta 144 horas	hasta 180 horas	C=0,65
Exceso de	hasta 180 horas	hasta 360 horas	C=0,60
Exceso de	hasta 360 horas	hasta 510 horas	C=0,55
Exceso de	hasta 510 horas	hasta 720 horas	C=0,50
Exceso de	hasta 720 horas	hasta 1.080 horas	C=0,45
Exceso de	hasta 1.080 horas		C=0,40

Tabla 8. 1 Coeficientes reductores

Cálculo del presupuesto

Costes debidos a los recursos humanos

En este apartado se incluyen los honorarios a percibir por el ingeniero técnico en el desarrollo del proyecto en función de las horas de trabajo que se ha empleado en la realización del mismo.

Particularizando para el proyecto que aquí se dispone, en la **Tabla 8.2** establecemos unos valores indicativos del tiempo parcial empleado en cada fase del mismo.

DESCRIPCIÓN TIEMPO	PARCIAL (horas)
Búsqueda y estudio de la documentación	130
Estudio de la herramienta de diseño	60
Análisis y diseño del circuito	600
Medida de los diseños	100
Realización de la memoria	260

Tabla 8. 2 Tiempo empleado

En definitiva, se necesitaron un total de 1150 horas para la realización de este proyecto, consideradas en su totalidad del tipo de jornada normal, con lo que el cálculo "H" resulta:

$$H=1365x65=74750$$
 (8.2)

Aplicando los coeficientes correctivos, dados por el COITT, a los tramos correspondientes resultan unos honorarios de:

Proyecto fin de carrera

Costes de amortización de los equipos informáticos y herramientas software

A continuación se detallan, en las tablas 8.3 y 8.4, los costes relacionados a la utilización de equipos y herramientas software empleados en la elaboración del presente proyecto. Los costes están divididos entre el número de usuarios que acceden a ellos los cuáles se han estimado en un número de 50.

Descripción	Tiempo de	Coste anual (€)		Total
Description	uso (meses)	Total	Usuario	(€)
Sistema operativo SunOs Release	12	903.32	18.06	18.06
4.1.3, Openwindows y aplicaciones x11		,,.	,	10,00
Entorno y diseño de simulación				
Advanced Design System				
Amortización 3 años	12	2.208,11	44.162	44,16
Mantenimiento	12	1.445,31	28,90	28,90
Entorno Windows NT	12	306,21	6,12	6,12
Microsoft Office 2003	12	448,95	8,97	8,97
COSTES DE HERRAMIENTAS SOFTWARE		TOTAL		106,21

Tabla 8. 3 Costes debidos a la utilización de herramientas software

Descripción	Tiempo de	Coste a	Coste anual (€)	
Description	uso (meses)	Total	Usuario	(€)
Estación de trabajo SUN Sparc modelo				
Sparc Station 10				
Amortización 3 años	12	5.228,80	104,57	104,57
Mantenimiento	12	1.274,65	31,49	31,49
Servidor para simulación SUN				
Sparc Station 10				
Amortización 3 años	12	5.068,53	101,37	101,37
Mantenimiento	12	1.547,65	31,49	31,49
Impresora Hewlett Packard				
Laserjet 4L				
Amortización 3 años	12	360	7,20	7,20
Mantenimiento	12	120,20	2,40	2,40
Ordenador Personal Pentium III				
1 GHz				
Amortización 3 años	12	360	7,20	7,20
Mantenimiento	12	120,20	2,40	2,40
COSTES DE EQUIPOS INFORMÁTICOS		TOTAL	1	288,12

Tabla 8. 4 Costes debidos a la utilización de equipos informáticos

Costes de medidas

En este apartado realizaremos un análisis económico de los gastos derivados del uso del laboratorio para la medida de los circuitos. Para la elaboración del estudio se ha tenido en cuenta que el laboratorio está siendo usado por una media de 10 personas a lo largo del año y la amortización de los equipos es a 10 años. Por otro lado el material fungible del laboratorio tales como puntas de medidas, cables, etc...se ha supuesto un periodo de amortización de 3 años.

Descripción	Tiempo Coste anual (€)		nual (€)	Total (€)	
2 00004 0000	de uso	Total	Usuario	20002 (0)	
Equipamiento del laboratorio de	1 mes	30.477	3.047.7	253.97	
medida y estación del puntas					
Material fungible del laboratorio	1 mes	5.000	500	41,66	
COSTES DE MEDIDAS		TOTAL		295,63	

Tabla 8. 5 Costes de medida

Costes de fabricación

En este apartado se incluyen los costes derivados de la fabricación:

Descripción	mm ²	Precio mm ² (€)	Gastos
LNA1	0,529	1.000	529
LNA2	0,653	1.000	653
COSTES DE FABRICACIÓN	TOTAL		1182

Otros costes

En este apartado se incluyen los costes debidos al uso de Internet, material fungible y la elaboración del documento final.

Descripción	N° de unidades	Coste unidad	Total (€)
Horas de uso de Internet	350 horas	1,2 €/hora	420
Paquetes papel DIN_A4 80 gr/m ²	4	4,55€	18,2
Fotocopias	900	0,04€	36
Otros			105
OTROS COSTES	тс	DTAL	579,2

Tabla 8. 6 Otros costes

Presupuesto total

Para finalizar en la siguiente tabla se recoge el coste total del proyecto en función de los costes parciales comentados en las secciones anteriores.

Tabla 8.2 Presupuesto total

Costes	Total(€)
Costes de herramientas software	106,21
Costes de equipos informáticos	288,12
Costes de medida	295,63
Costes de fabricación	1182
Costes de recursos humanos	29900
Otros costes	579,2
Subtotal	32351,16
IGIC (5%)	1617,56
PRESUPUESTO TOTAL	33968,72

D. Gustavo Alexis Pérez Ruiz declara que el proyecto "Diseño de un LNA multibanda integrado con carga sintonizable y adaptación de entrada de banda ancha" asciende a un total de treinta y tres mil novecientos sesenta y ocho con setenta y dos céntimos.

Fdo. Gustavo Alexis Pérez Ruiz

DNI: 42206694 S

Las Palmas de Gran Canaria, a de de 2008

Bibliografía

[1] AMS Austria Micro Systems, "0.35 m BiCMOS Design Rules" Rev. 2.0. 2003.

[2] AMS Austria Micro Systems, "0.35 m BiCMOS Process Parameters" Rev. 1.0.2002.

- [3] Behzad Razavi, "RF Microelectronics" University of California: Prentice Hall PTR, 1998.
- [4] T.H. Lee, "The Design of CMOS RF Integrated Circuits" Cambridge University Press, pp. 34-57, 1998.
- [5] F. Javier del Pino, "Diseño de Circuitos Integrados de Radiofrecuencia" apuntes de la asignatura: Electrónica Aplicada a las Comunicaciones, ULPGC.

- [6] Behzad Razavi, "Design of Analog CMOS Integrated Circuits" Mc Graw Hill, 2001.
- [7] J. del Pino "Modelado y aplicaciones de inductores integrados en tecnologías de silicio" Tesis Doctoral, Departamento de Ingeniería Electrónica y Automática, Universidad de Las Palmas de Gran Canaria, 2002.
- [8] P. Moreira, "Introduction to VLSI Digital Design" CERN Geneva Switzerland, 2005.
- B. M. Ballweber, R. Gupta, D. J. Allstot, "A Fully Integrated 0.5–5.5-GHz CMOS Distributed Amplifier" IEEE Transactions on Solid-State Circuits, Vol. 35, N° 2, 2000.
- [10] Massimoo Brandolini, student Menber, "Toward Multistandard Mobile Terminals-Fully Integrated Receivers Requirements and Architectures" IEEE Transactions on microwave theory and techniques, Vol. 53, NO. 3, March 2005.
- [11] J. R. Barrios, "Diseño de un amplificador de bajo ruido para un receptor GPS", Proyecto Final de Carrera, ULPGC, 2001.
- [12] Jongrit Lerdworatawee, Won Namgoong, "Low-Noise Amplifier Design for Ultrawideband Radio" IEEE Transactions on Circuits and Systems I: Regular Papers, Vol. 51, N° 6, 2004.
- [13] R. Jacob Baker, Harry W. Li and David E. Boyce, "CMOS Circuit Design, Layout and Simulation", IEEE Press, 1998.
- [14] J. del Pino, S.L. Khemchandani, A. Hernández, J.R. Sendra, J. García, B. González, and A. Nunez, "The Impact of Integrated Inductors on Low Noise Amplifiers" XVIII Design of Integrated Circuits and Systems Conference, 2003.
- [15] Digital Cellular Telecommunications System (Phase 2); Radio Transmission and Reception, GSM Standard 05 05, 1999.

- [16] Informe "Run 2003" asociado al proyecto "Desarrollo de Circuitos Integrados para Redes Inalámbricas en la Banda de 5 GHz" desarrollado por el Instituto de Microelectrónica Aplicada, Noviembre 2003.
- [17] José Manuel Mendías Cuadros, Hortensia Mechas López, "Diseño de circuitos integrados I", Dpto. de Computadores y Automática Universidad Complutense de Madrid.
- [18] Modificado de R. Berezdivin, R. Breinig and R. Topp, "Next-Generation Wireless Communications Concepts and Technologies," IEEE Commun. Mag., Vol. 40, No 3, Mar 2002, pg 111.
- S. Dow et al., "A dual-band, direct-conversion/VLIF transceiver for 50
 GSM/GSM/DCS/PCS," in Int. Solid-State Circuit Conf. Tech. Dig., vol.1, Feb. 2002, pp. 230–462.
- [20] E. Duvivier *et al.*, "A fully integrated zero-IF transceiver for GSM–GPRS quadband application," *IEEE J. Solid-State Circuits*, vol. 38, no. 12, pp. 2249–2257, Dec. 2003.
- [21] A. Springer, L. Maurer, and R. Weigel, "RF system concepts for highly integrated RFICs for W-CDMA mobile radio terminals," *IEEE Trans. Microw. Theory Tech.*, vol. 50, no. 1, pp. 254–267, Jan. 2002.
- [22] F. Gatta, D. Manstretta, P. Rossi, and F. Svelto, "A fully integrated 0.18-_m CMOS direct conversion receiver front-end with on chip LO for UMTS," *IEEE J. Solid-State Circuits*, vol. 39, no. 1, pp. 15–23, Jan. 2004.



[26]	Página web del COITT:	http://www.coitt.es
[27]	Página web Bluetooth:	http://www.bluetooth.com/
[28]	Software y manuales ADS:	http://www.agilent.com
[29]	S. K. Reynolds, B. A. Floyd, T. Beuko "A direct-conversion receiver IC for <i>Circuits</i> , vol. 36, no. 9, pp. 1555–1560	ema, T. Zwick, U. Pfeiffer, and H. Ainspan, WCDMA mobile systems," <i>IEEE J. Solid-State</i> , Sep. 2003.

- [30] Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications, ANSI/IEEE Standard 802.11, 1999.
- [31] Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications—High-Speed Physical Layer in the 5 GHz Band, ANSI/IEEE Standard 802.11a, 1999.
- [32] Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications—Higher-Speed Physical Layer Extension in the 2.4 GHz Band, ANSI/IEEE Standard 802.11b, 1999.
- [33] Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY)
 Specifications—Further Higher-Speed Physical Layer Extension in the 2.4 GHz
 Band, IEEE Standard 802.11g/D1.1, 2002.
- [34] Adiseno, Hakan Magnusson and Hakan Olsson, "A 1.8-V Wide-Band CMOS LNA for Multiband Multistandard Front-End Receiver" Radio Electronics LECSOMIT,Royal Institute of Technology (KTH), Sweden 2003.
- [35] Stefan Anderssont, Christer Svenssont, and Oskar Drugget, "Wideband LNA for a a Multistandard Wireless Receiver in 0.18 µm CMOS", Electronic Devices, Dept. 0fE.E..LinWping University 2003.

 [36]
 Página web: <u>http://eesof.tm.agilent.com/products/momentum_main.html</u>

 151
 Proyecto fin de carrera

- [37] S.H.M Lavasani, B. Chaudhuri and S. Kiaei, "A Pseudo-Concurrent 0.18µm Multiband CMOS LNA", Microwave Symposium Digest, 2003 IEEE MTT-S International, pg. A181-A184, vol. 1, Jun 2003.
- [38] T. K. K. Tsang and M. N. El-Gamal, "Dual-Band Sub-1 V CMOS LNA for 802.11A/B WLAN Applications", ISCAS 2003 Proceedings, pg. I-217 –I-220, May 2003.
- [39] Juan José Murillo Fuentes, "Radiación y Comunicación, Tema 1 Introducción", ATSC, ETSI Universidad de Sevilla.
- [40] H. García, R. Pulido, J. del Pino, S. Lalchand, A. Goñi, A. Hernández "A 3-10 GHz SiGe LNA for Ultrawideband Applications" XXI Design of Integrated Circuits and Systems Conference (DCIS'06), Barcelona, España, 2006.

Anexo

Una vez concluido el proyecto "Diseño de un LNA multibanda integrado con carga sintonizable y adaptación de entrada de banda ancha", a continuación se muestra una galería fotográfica de los chips diseñados y del instrumental utilizado.



Figura A.1 Fotografía del RUN de fabricación. (Se pueden observar los otros diseños incluidos en el proceso de fabricación).



Figura A.2 Fotografía del LNA1 diseñado.



Figura A.3 Fotografía del LNA2 diseñado.



Figura A.4 Fotografía del instrumental utilizado.



Figura A.5 Fotografía de las puntas de medida sobre el LNA1.



Figura A.6 Fotografía de las puntas de medida sobre el LNA2.



Figura A.7 fotografía de las puntas de medida sobre el LNA2 (zoom).



Figura A.8 Set-up de medida de parámetros S.



Figura A.9 Set-up de medida de la figura de ruido.



Figura A.10 Set-up de medida del IIP3.