

Di seño de un Ampl i fi cador Operaci onal total mente i ntegrado CMOS que funci one como dri ver para cargas capaci ti vas el evadas



UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA
Escuela Universitaria de Ingeniería Técnica
de Telecomunicación



Titulación: Sistemas Electrónicos
Tutores: Francisco Javier del Pino Suárez
Sunil Lalchand Khemchandani

Autor: Enara Ortega García
Fecha: Septiembre 2009

Índice

BLOQUE 1

INTRODUCCIÓN
TECNOLOGÍA
OBJETIVOS

BLOQUE 2

TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
DISEÑO DEL DRIVER. A NIVEL DE *LAYOUT*
RESULTADOS

BLOQUE 3

CONCLUSIONES
PRESUPUESTO

Índice

INTRODUCCIÓN

BLOQUE 1

TECNOLOGÍA

OBJETIVOS

TEORÍA DE LOS AMPLIFICADORES OPERACIONALES

BLOQUE 2

DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO

DISEÑO DEL DRIVER. A NIVEL DE *LAYOUT*


RESULTADOS

BLOQUE 3


CONCLUSIONES

PRESUPUESTO

Circuitos Integrados



Ley de Moore




Circuitos analógicos y digitales

- ✓ A pesar de que las tendencias actuales es hacia el predominio de los circuitos digitales, siempre existirá la necesidad de circuitos analógicos que acondicionen señales físicas.




¡¡ AMPLIFICADORES OPERACIONALES !!

Amplificadores Operacionales



Parámetros de los Amplificadores Operacionales

- **Tensión de entrada en modo común**




$$V_c = \frac{1}{2}(V_+ + V_-)$$

- **Rango de tensión de entrada en modo común**

Presenta el intervalo en el cual, el voltaje de entrada puede variar

Las entradas con magnitud mayor pueden ocasionar distorsión a la salida

- **Tensión de entrada en modo diferencial**




$$V_d = V_+ - V_-$$

- **Rechazo en modo común**

RELACIÓN ENTRE LA GANANCIA DE TENSIÓN
DIFERENCIAL Y LA GANANCIA DE TENSIÓN EN
MODO COMÚN

$$CMRR = \frac{A_d}{A_c}$$

- **Excursión máxima de salida**




- **Rechazo a la fuente de alimentación**


RELACIÓN ENTRE LA VARIACIÓN DE LA TENSIÓN
DE ALIMENTACIÓN DEL CIRCUITO Y LA TENSIÓN
DE SALIDA DEL MISMO

$$PSRR = \frac{V_{DD}}{V_{OS}}$$


- **Slew Rate**



- **Producto de Ganancia por Ancho de Banda**



- **Margen de Fase y Margen de Ganancia**



Índice

BLOQUE 1	INTRODUCCIÓN TECNOLOGÍA OBJETIVOS
BLOQUE 2	TEORÍA DE LOS AMPLIFICADORES OPERACIONALES DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO DISEÑO DEL DRIVER. A NIVEL DE <i>LAYOUT</i> RESULTADOS
BLOQUE 3	CONCLUSIONES PRESUPUESTO

Tecnología

Tecnología CMOS 0.18um de UMC

Elementos activos:

Transistores MOS

Transistores bipolares

Diodos

Elementos pasivos:

Resistencias

Condensadores

Bobinas

6 metales

1 polisilicio

✓ Transistores MOSFETs

NMOS

Tensión Umbral (V_T)	0.65V
Parámetro de transconductancia (k)	100 μ A/V ²

PMOS

Tensión Umbral (V_T)	0.7V
Parámetro de transconductancia (k)	30 μ A/V ²

Índice

BLOQUE 1	INTRODUCCIÓN TECNOLOGÍA OBJETIVOS
BLOQUE 2	TEORÍA DE LOS AMPLIFICADORES OPERACIONALES DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO DISEÑO DEL DRIVER. A NIVEL DE <i>LAYOUT</i> RESULTADOS
BLOQUE 3	CONCLUSIONES PRESUPUESTO

Objetivos

**DISEÑO DE UN AMPLIFICADOR OPERACIONAL
COMPLETAMENTE INTEGRADO EN TECNOLOGÍA CMOS
PARA SER UTILIZADO COMO DRIVER**

	Min.	Nom.	Máx.
V_{DD} (V)	2.7	3.3	3.6
Temp. (°C)	-40		85
Consumo de corriente (mA)			1.6
Tolerancia a la amplitud (%)			±10
Capacidad de salida (pF)	1		3000
Frecuencia (kHz)			500

Índice

BLOQUE 1
INTRODUCCIÓN
TECNOLOGÍA
OBJETIVOS

BLOQUE 2

TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
DISEÑO DEL DRIVER. A NIVEL DE *LAYOUT*
RESULTADOS

BLOQUE 3
CONCLUSIONES
PRESUPUESTO


Índice

BLOQUE 1 INTRODUCCIÓN
 TECNOLOGÍA
 OBJETIVOS



BLOQUE 2 **TEORÍA DE LOS AMPLIFICADORES OPERACIONALES**
 DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
 DISEÑO DEL DRIVER. A NIVEL DE *LAYOUT*
 RESULTADOS

BLOQUE 3 CONCLUSIONES
 PRESUPUESTO

Etapa de entrada




✓ Modelo en pequeña señal




$$\frac{v_{out}}{v_{id}} \propto \left[\frac{W_{1,2} L_{1,2}}{I_{D1,2}} \right]^{\frac{1}{2}}$$

✓ Problemas de la etapa diferencial simple


- Con una etapa de entrada diferencial PMOS



✓ Etapa de entrada complementaria



✓ Funcionamiento de los espejos de corriente




$$I_{D1} = \frac{1}{2} K_n \left(\frac{W}{L} \right)_1 (V_{GS} - V_t)^2$$

$$I_o = \left[\frac{1}{2} K_n (V_{GS} - V_t)^2 \right] \left(\frac{W}{L} \right)_2$$

$$\frac{I_o}{I_{ref}} = \frac{\left(\frac{W}{L} \right)_2}{\left(\frac{W}{L} \right)_1}$$


✓ Tipos de espejos de corriente

➤ Espejo de corriente básico




✓ Tipos de espejos de corriente

➤ Espejo de corriente Wilson




Etapa de salida



✓ Tipos de etapas de salida

➤ Etapa Clase A


Eficiencia=25%



✓ Tipos de etapas de salida

➤ Etapa Clase B

Eficiencia=78%




¡¡ Distorsión de cruce !!


✓ Tipos de etapas de salida

➤ Etapa Clase AB

Eficiencia=78%




Compensación



✓ **Tipos de compensación**

- **Polo dominante o Miller.**
- **Polo-cero.**
- **Limitación de beta.**
- **Adelanto de fase.**


✓ Respuesta en frecuencia del Op-Amp sin compensar



$$P_1 = \frac{1}{c_1 \cdot (r_{o2} \parallel r_{o4})}$$

$$P_2 = \frac{1}{c_2 \cdot (r_{o6} \parallel r_{o7})}$$

✓ Implementación de la compensación de Miller



➤ Reduce la frecuencia de P1 y mueve P2 a una frecuencia más alta



$$P_1 \cong \frac{-1}{g_{m6} r_1 r_2 C_C}$$

$$P_2 \cong -\frac{g_{m6}}{C_2}$$


⚡ APARICIÓN DE UN CERO !!



$$Z_1 = \frac{g_{m6}}{C_C}$$

✓ Implementación de la compensación polo-cero

➤ AÑADIR UNA RESISTENCIA EN SERIE CON C_c :



$$Z_1 = \frac{1}{\left[C_c \left(\frac{1}{g_{m6}} - R_z \right) \right]}$$

Si se cumple:


$$R_z > \frac{1}{g_{m6}}$$

mejora el margen de fase ya que el desfase es en sentido contrario.

Ejemplo de diseño

**Diseño de un Op-Amp de dos etapas
básico que sea estable
para una carga de salida de 20pF**

✓ Esquema



✓ Definición de valores

- ✓ El circuito será alimentado con 3.3V.
- ✓ La corriente de polarización será de 500μA.
- ✓ El factor de ganancia K de los transistores será:

$$K_n = 150\mu\text{A}/\text{V}^2$$


$$K_p = 45\mu\text{A}/\text{V}^2$$

✓ Cálculo del tamaño de los transistores

$$I_D = \frac{1}{2} \cdot K \cdot \frac{W}{L} \cdot (V_{sat})^2$$

1. Fijar las corrientes de cada rama
2. Definir la V_{sat} de los transistores.
3. Fijar una longitud (L) y calcular la anchura (W).

✓ Tamaño de los transistores




✓ Cálculo de la compensación

$$C_C \approx 4 \cdot C_L \cdot \frac{g_{m1,2}}{g_{m8}}$$

- ✓ Ajustamos el valor simulando varias veces.

$$C_c = 5 \text{ pF}$$

✓ Resultado de la simulación AC



Eqn indicefrgo=find(dB(Salida) < 0)

Eqn punto0=indicefrgo[0]

Eqn frgo=freq[punto0]

Eqn pm=phase(Salida)[punto0]

index	indicefrgo	punto0	frgo	pm
0	36	36	39.81 M	65.48
1	37			
2	38			
3	39			

Eqn ganancia=dB(Salida)[0]

Eqn indicefr3db=find(dB(Salida) < (ganancia-3))

Eqn punto3=indicefr3db[0]

Eqn fr3db=AC.freq[punto3]

index	indicefr3db	ganancia	fr3db
0	6	61.13	39.81 k
1	7		
2	8		
3	9		
4	10		

Índice

BLOQUE 1	INTRODUCCIÓN TECNOLOGÍA OBJETIVOS
BLOQUE 2	TEORÍA DE LOS AMPLIFICADORES OPERACIONALES DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO DISEÑO DEL DRIVER. A NIVEL DE <i>LAYOUT</i> RESULTADOS
BLOQUE 3	CONCLUSIONES PRESUPUESTO

Diseño del driver

- ✓ Op-Amp de dos etapas con entrada diferencial tipo N
- ✓ Op-Amp de dos etapas con entrada diferencial tipo P
- ✓ Op-Amp de dos etapas con entrada diferencial complementaria

✓ Resultados de la simulación AC

CLOAD	MARGEN DE FASE
1pF	15.3°
10pF	5.3°
100pF	19.6°
1nF	53.6°
3nF	64.8°

✓ **Modificaciones**

✓ **Aumento del tamaño
de los transistores de
la etapa de salida**



¡¡ MEJORA ESTABILIDAD !!

✓ **Etapa de entrada
diferencial con
transistores tipo P**



¡¡ MEJORA SLEW RATE !!

✓ Resultados de la simulación AC

CLOAD	MARGEN DE FASE
1pF	84.4°
10pF	53.7°
100pF	25.9°
1nF	34.7°
3nF	50.8°

✓ **Modificaciones**

- ✓ **Aumento del tamaño de los transistores**
- ✓ **Compensación polo-cero doble**




¡¡ MEJORA ESTABILIDAD !!

- ✓ **Etapa de entrada diferencial complementaria**



¡¡ MEJORA EL RANGO DE TENSIÓN DE ENTRADA EN MODO COMÚN !!


Esquema del diseño



✓ Resultados de la simulación AC

CLOAD	MARGEN DE FASE
1pF	99.3°
10pF	97.7°
100pF	95.1°
500pF	98.3°
1nF	99°
1.5nF	99.2°
2nF	99.3°
2.5nF	99.4°
3nF	99.5°


✓ Resultado de la simulación transitoria



✓ Consumo

8.8mA >> 1.6mA

✓ Modificación del diseño



CONSUMO: $649\mu\text{A} \ll 1.6\text{mA}$

✓ Resultados de la simulación AC

CLOAD	MARGEN DE FASE
1pF	100.3°
10pF	95.6°
100pF	87.8°
500pF	99.5°
1nF	102.3°
1.5nF	103.3°
2nF	103.8°
2.5nF	104.2°
3nF	104.4°


Índice

BLOQUE 1	INTRODUCCIÓN TECNOLOGÍA OBJETIVOS
BLOQUE 2	TEORÍA DE LOS AMPLIFICADORES OPERACIONALES DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO DISEÑO DEL DRIVER. A NIVEL DE <i>LAYOUT</i> RESULTADOS
BLOQUE 3	CONCLUSIONES PRESUPUESTO


Diseño en *CADENCE*

- ✓ Pasamos el esquema elegido a la tecnología en la que se va a implementar el diseño.
- ✓ Comprobamos que cumple con todas las especificaciones pedidas.
- ✓ Con todas las especificaciones cumplidas pasamos al diseño a nivel de *layout*.

✓ Esquema en *CADENCE*




Layout del diseño




✓ *Layout* de los espejos de corriente

Matching



✓ *Layout* de los pares diferenciales

Técnica del
centroide
común




Índice

BLOQUE 1	INTRODUCCIÓN TECNOLOGÍA OBJETIVOS
BLOQUE 2	TEORÍA DE LOS AMPLIFICADORES OPERACIONALES DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO DISEÑO DEL DRIVER. A NIVEL DE <i>LAYOUT</i> RESULTADOS
BLOQUE 3	CONCLUSIONES PRESUPUESTO

✓ Simulación AC


CLOAD (pF)	Margen de Fase (°)								
	TT	27°	3,3V	FF	-40°C	3,6V	SS	85°C	2,7V
1		100,7		102,7			101		
10		92,7		93,18			89,46		
50		67,5		71			63,8		
100		59,2		57,7			57,9		
300		50,7		49,7			47,3		
500		49		46,7			47,9		
1000		50,4		50,7			50,4		
3000		58,8		58,7			56,9		

✓ Simulación AC




✓ Simulación transitoria

- Transistores: TT
- Temperatura: 27°C
- Alimentación: 3.3V




✓ Simulación transitoria

- Transistores: FF
- Temperatura: -40°C
- Alimentación: 3.6V



✓ Simulación transitoria

- Transistores: SS
- Temperatura: 85°C
- Alimentación: 2.7V





✓ Consumo de corriente

Condiciones	Consumo (μA)
TT 27°C 3.3V	652
FF -40°C 3.6V	701
SS 85°C 2.7V	553



✓ Simulación PSRR

Para VDD




✓ Simulación PSRR

Para GND



✓ Simulación con el *OCEAN*



Índice

BLOQUE 1
INTRODUCCIÓN
TECNOLOGÍA
OBJETIVOS

BLOQUE 2
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
DISEÑO DEL DRIVER. A NIVEL DE *LAYOUT*
RESULTADOS

BLOQUE 3
CONCLUSIONES
PRESUPUESTO

Índice

BLOQUE 1	INTRODUCCIÓN TECNOLOGÍA OBJETIVOS
BLOQUE 2	TEORÍA DE LOS AMPLIFICADORES OPERACIONALES DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO DISEÑO DEL DRIVER. A NIVEL DE <i>LAYOUT</i> RESULTADOS
BLOQUE 3	CONCLUSIONES PRESUPUESTO

Conclusiones

- ✓ Hemos diseñado un Op-Amp totalmente integrado en tecnología CMOS 0.18um que funciona como driver para un amplio rango de capacidades de salida cumpliendo con las especificaciones marcadas.
- ✓ Hemos diseñado una nueva estructura de salida para la etapa clase AB con la que conseguimos un menor consumo basada en cargas dinámicas en las puertas de los transistores.

Especificaciones Pedidas

	Min.	Nom.	Máx.
V_{DD} (V)	2.7	3.3	3.6
Temp. (°C)	-40		85
Consumo de corriente (mA)			1.6
Tolerancia a la amplitud (%)			±10
Capacidad de salida (pF)	1		3000

Especificaciones Conseguidas

	Min.	Nom.	Máx.
V_{DD} (V)	2.7	3.3	3.6
Temp. (°C)	-40		85
Consumo de corriente (mA)			0.701
Tolerancia a la amplitud (%)			±10
Capacidad de salida (pF)	1		3000

Índice

BLOQUE 1	INTRODUCCIÓN TECNOLOGÍA OBJETIVOS
BLOQUE 2	TEORÍA DE LOS AMPLIFICADORES OPERACIONALES DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO DISEÑO DEL DRIVER. A NIVEL DE <i>LAYOUT</i> RESULTADOS
BLOQUE 3	CONCLUSIONES PRESUPUESTO

Presupuesto

Descripción	Gastos (€)
Costes de recursos humanos	32240
Costes de herramientas de software	124,86
Costes de equipos informáticos	258,10
Costes de fabricación	4,84
Otros costes	575
PRESUPUESTO FINAL	33202,8
TOTAL (I.G.I.C 5%)	34862,94

Di seño de un Ampl i fi cador Operaci onal totalmente integrado CMOS que funcione como driver para cargas capaci ti vas el evadas



UNIVERSIDAD DE LAS PALMAS DE GRAN CANARIA
Escuela Universitaria de Ingeniería Técnica
de Telecomunicación



Titulación: Sistemas Electrónicos
Tutores: Francisco Javier del Pino Suárez
Sunil Lalchand Khemchandani

Autor: Enara Ortega García
Fecha: Septiembre 2009