

Capítulo 3-Conceptos teóricos

función del valor de cada una de estas tensiones el transistor estará funcionando o no. Así, se pueden definir distintas regiones de funcionamiento del transistor: zona de corte, zona activa y zona de saturación [4].

- **Zona de corte:** El transistor se encuentra en corte cuando no circula corriente por sus terminales. Concretamente, se puede afirmar que el transistor se encuentra en zona de corte cuando se cumple la siguiente Ecuación 1:

$$I_E = 0 \qquad \text{Ecuación 1}$$

Para polarizar el transistor en corte basta con no polarizar en directa la unión base-emisor, es decir, $V_{BE} = 0$.

- **Zona Activa:** Esta región es la zona normal de funcionamiento del transistor. En la zona activa o también conocida como la zona directa (ZAD), la corriente circula por todos los terminales y se cumple que la unión base-emisor está polarizada en directa y, a su vez que la de colector-base en inversa. En general, se verifica que esta región cumple con lo que se expone en la Ecuación 2 y Ecuación 3.

$$V_{BE} = V_T \qquad \text{Ecuación 2}$$

$$I_c = \beta I_B \qquad \text{Ecuación 3}$$

Siendo V_T la tensión umbral de conducción de la unión base-emisor.

- **Zona de saturación:** En esta región se da la condición de que tanto la unión base-emisor como la base-colector se encuentran en directa. Se dejan de cumplir las condiciones de la zona activa y se verifica lo expuesto en la Ecuación 4 y Ecuación 5:

$$V_{BE} = V_{BEsat} \qquad \text{Ecuación 4}$$

$$V_{CE} = V_{CEsat} \qquad \text{Ecuación 5}$$

3.1.2. Curvas características

Conociendo las distintas zonas que rigen la operación de los transistores, se pueden trazar las denominadas “curvas características”. Estas curvas muestran las prestaciones de un transistor entre la tensión V_{CE} y las corrientes I_C e I_B que fluyen en las distintas regiones de trabajo. En la Figura 7 se puede ver un ejemplo de estas curvas [5].




Figura 7. (a) Curva característica de los transistores; (b) Regiones de funcionamiento de los transistores

En la Figura 7 (a) se puede ver la curva de transferencia de un transistor, donde I_C está en función de I_B . También se observa en la Figura 7 (b) que si $I_B = 0$, el transistor se encuentra en zona de corte y que cuando ésta es superior a 0, el transistor se encuentra en conducción (zona activa). Por tanto, la cantidad de corriente será mayor o menor dependiendo de los valores de I_B .

Capítulo 3-Conceptos teóricos

Estas curvas características son útiles para comprender y diseñar circuitos que utilizan transistores BJT. Proporcionan información sobre las características de amplificación, conmutación y regulación de los transistores. Además, las curvas características pueden variar según los parámetros específicos del transistor y las condiciones de funcionamiento, como la temperatura y la configuración del circuito. A partir de las curvas características de un transistor también se puede definir su recta de carga y punto de trabajo y, por tanto, su polarización. Polarizar un transistor consiste en establecer un punto de trabajo mediante restricciones de circuito, es decir, estableciendo las tensiones V_{BE} , V_{CE} y la corriente I_C para que el transistor opere en la región que cumpla los siguientes requisitos [6]:

- Estar ubicado de tal forma que el dispositivo trabaje en zona activa y permitir suficiente variación de la señal sin que el dispositivo salga de esa zona de funcionamiento.
- Ser permanente, predecible y estable ante cualquier posible variación de los parámetros del dispositivo.
- Disipar la mínima potencia posible.

La ventaja de obtener la recta de carga es que permite conocer todos los puntos de trabajo posibles para el circuito. A partir de ahí, se pueden variar los distintos parámetros del circuito y elegir el punto más conveniente en función de las necesidades que cada aplicación requiera. Es importante elegir bien este punto y cómo varía en función de la entrada, ya que de él depende la forma de la onda que sale del transistor, como se puede apreciar en la Figura 8 [7]. Si se escoge un valor demasiado ajustado a los límites inferior y superior, se saturará, como en la imagen de la izquierda y el transistor cortará la señal.




Figura 8. Rectas de carga y puntos de trabajo (Q) de un transistor en diferentes posiciones. (a) Primera posición. (b) Segunda posición

3.2. Estudio de los amplificadores de potencia

En este apartado se detallarán las características más importantes de un amplificador. Los *power amplifiers* (PA) son dispositivos que amplifican la potencia de la señal que reciben a su entrada. Su principal objetivo es proporcionar la tensión máxima requerida por una carga, sin que la señal sufra distorsión de algún tipo. Este tipo de amplificadores vienen determinados por una serie de parámetros, tales como la eficiencia, la ganancia y la estabilidad.

3.2.1. Estabilidad

La estabilidad es un factor fundamental en los amplificadores de potencia ya que determina la capacidad que tiene un amplificador de mantener su eficiencia en los valores nominales de operación, es decir, es la oposición que presta a oscilar [8], [9].

En una red de dos puertos (entrada y salida) las oscilaciones son posibles cuando en cualquiera de ellos se presenta una impedancia con parte real negativa. Que se cumplan estos requisitos depende de varios factores, tales como los parámetros del dispositivo, las redes de adaptación utilizadas y las terminaciones del circuito. Además, un circuito puede ser estable a unas frecuencias y a otras no, para los mismos valores de impedancias de generadores y de carga.

Existen dos tipos de estabilidad. La primera, denominada “incondicionalmente estable”, se cumple cuando para una frecuencia dada, el transistor es estable para todas las impedancias de fuente y carga, es decir, que las impedancias de entrada y salida tienen siempre parte real positiva.

Un transistor también puede ser “condicionalmente estable” y, se encuentra en este estado cuando para una frecuencia dada, algunas de las impedancias de fuente y carga pueden producir impedancias de entrada y salida con parte real negativa [8].

Para saber si un amplificador es estable, se deben cumplir un número de condiciones, que se reúnen en el factor de Rollett o de estabilidad, representado mediante la letra K y cuya expresión matemática se muestra en la Ecuación 6. Si este valor es menor que la unidad ($K < 1$), el transistor es inestable; en caso contrario ($K > 1$) es estable.

$$K = \frac{1 - |S_{11}|^2}{|S_{22} - S_{11} * \Delta| + |S_{21} * S_{12}|} > 1 \quad \text{Ecuación 6}$$

Siendo los parámetros S:

- **S11:** Indica el grado de adaptación de la impedancia de entrada. Estando bien adaptada, no habría potencia reflejada y por tanto $S_{11} = 0 + 0j$.
- **S22:** Indica el grado de adaptación de la impedancia de salida. Bien adaptada, no se refleja potencia a la carga y $S_{22} = 0 + 0j$.
- **S12:** Ganancia en potencia en inversa. Mide el nivel de aislamiento.
- **S21:** Ganancia de potencia en directa. Interesa que sea elevado.

Para proporcionar estabilidad a un transistor es posible añadir una red de estabilidad. Este tipo de redes reducen la ganancia del transistor en favor de un mayor factor de estabilidad. Se muestran los tipos de redes de estabilidad en la Figura 9.




Figura 9. Tipos de redes de estabilidad.

3.2.2. Ganancia

La ganancia (G) de un amplificador se define como la diferencia entre la potencia de salida (P_{out}) frente a la potencia de entrada (P_{in}). Su expresión matemática viene dada por la Ecuación 7.

$$G = \frac{P_{out}}{P_{in}} \quad \text{Ecuación 7}$$

3.2.3. Eficiencia

El amplificador de potencia es, con diferencia, uno de los componentes que más consume en un transceptor. Una mayor eficiencia implica menores pérdidas y, por tanto, una mejor gestión del calor generado y mejores costes de operación del amplificador.

La eficiencia es un parámetro que permite medir la relación entre la potencia útil a la salida con respecto a la potencia consumida de la fuente de alimentación. La parte que no es transformada se disipa en forma de calor. Existen dos formas de representar numéricamente la eficiencia en un amplificador: mediante la eficiencia del colector (η) y la *Power Added Efficiency* (PAE).

La eficiencia del colector viene dada por la Ecuación 8 y se define como la potencia de salida del amplificador (P_{out}) frente a la potencia en continua (P_{dc}) que recibe de alimentación [9].

$$\eta_{colector} = \frac{P_{out}}{P_{dc}} \quad \text{Ecuación 8}$$

El problema contemplado en esta ecuación es la falta de consideración de la potencia de entrada y, por tanto, no se puede saber con precisión la cantidad de potencia proveniente de la fuente de alimentación que es convertida en potencia de la señal de salida. Es decir, es independiente de la ganancia del amplificador.

Para solucionar el problema anterior, otra forma de medir la eficiencia del circuito es mediante el PAE, cuya Ecuación 9 incluye la potencia de entrada del amplificador.

$$PAE = \frac{P_{out} - P_{in}}{P_{dc}} \quad \text{Ecuación 9}$$

Otra forma de obtener el PAE es mediante la Ecuación 10 que, como se puede observar, sí contempla la ganancia del circuito para obtener la eficiencia del circuito.

$$PAE = \eta_{colector} \frac{G - 1}{G} \quad \text{Ecuación 10}$$

Capítulo 3-Conceptos teóricos

En el caso de un amplificador real, el PAE siempre será menor que la eficiencia del colector ($PAE < \eta$). Sin embargo, a partir de los 30 dB de ganancia, o 1000 en la escala lineal, la diferencia será del 0,1 %, lo cual es una diferencia prácticamente despreciable.

El PAE es considerada como una de las figuras de méritos en el diseño de los amplificadores de potencia, y por esta misma razón, será utilizada a lo largo de este trabajo fin de grado.

3.2.4. Back-Off

Como se ha comentado anteriormente, la finalidad de un amplificador es amplificar la potencia de la señal a los niveles requeridos por la carga que está conectada a él. Debido a la polarización y la linealidad de un transistor, como se pudo ver en apartados anteriores donde se explicó la recta de carga y el punto de polarización, cuando se recibe una señal de entrada demasiado grande, este entra en saturación y se comprime dicha señal a la salida, como se puede ver en la Figura 10.




Figura 10. Señal de salida de un transistor (izquierda) y señal en compresión (derecha).

En la Figura 11 se muestra la potencia de salida (P_{out}) en función de la potencia de entrada (P_{in}), donde para valores bajos de P_{in} se obtiene una potencia de salida de la señal lineal. Sin embargo, cuando los valores de P_{in} son elevados, la potencia de salida de la señal se satura. Para conseguir una mayor linealidad, es necesario operar por debajo del punto de compresión de 1 dB [8].




Figura 11. Representación gráfica del back-off de entrada y salida.

El *Input Back-Off* (IBO) en un amplificador de potencia mide cuánto hay que reducir la potencia de entrada para obtener la potencia y la linealidad deseada en la señal de salida. En otras palabras, es la diferencia en dB entre la potencia de entrada en el punto de operación y el punto de compresión a 1 dB.

El *Output Back-Off* (OBO) es la diferencia entre la potencia de salida de saturación y la potencia media transmitida después de la amplificación. Suelen ser 5 dB menos que el IBO y depende del punto de compresión del circuito. Asimismo, viene dada por la Ecuación 11.

$$OBO = P_{sat}(dB) - P_{av}(dB) \quad \text{Ecuación 11}$$

Reducir el OBO puede ser de gran interés, si un circuito para operar correctamente necesita un reducido *back-off*, es decir, que la potencia de operación P_{av} sea próxima a P_{sat} . De esta forma el circuito será más eficiente y, por tanto, se verá reducido su consumo de potencia. Los amplificadores de potencia tienen su mayor eficiencia cuando se usan a la máxima potencia, o lo que es lo mismo, con 0 dB de *back-off*.

3.2.5. Clases

Los amplificadores de potencia se pueden clasificar por el porcentaje de tiempo que están operando al recibir una entrada senoidal. Este principio depende del denominado “ángulo de conducción”, que muestra durante qué parte de los ciclos de las ondas de entrada el transistor está conduciendo. Dicho ángulo de conducción se puede regular mediante la tensión de polarización de base-emisor V_{be} [10].

Se pueden clasificar los amplificadores en función de su ángulo de conducción en diferentes "clases". Estas clases se dividen en dos grupos principales. Por un lado, están los amplificadores lineales, en los cuales la señal de salida es proporcional a la señal de entrada. Dentro de este grupo se encuentran las clases A, AB, B y C, las cuales se detallan en la Figura 12, mostrando las distintas clases de amplificadores lineales según su ángulo de conducción y la eficiencia que cada uno proporciona [9].

Por otro lado, en el segundo grupo se encuentran aquellos amplificadores en los cuales el transistor funciona como un *switch*, variando la tensión de base-emisor (V_{be}) para operar en rangos específicos de entrada. Cada una de las clases de amplificadores de potencia difiere en términos de linealidad, potencia de salida y eficiencia. Dentro de este grupo se encuentran las siguientes clases [11]:

- **Amplificador de Clase D:** teóricamente puede alcanzar una eficiencia del 100%, ya que no hay períodos durante un ciclo en los que las formas de onda de voltaje y corriente se superpongan, ya que la corriente se extrae solo a través del transistor que está encendido.
- **Amplificador de Clase F:** aumenta tanto la eficiencia como la potencia de salida mediante el uso de resonadores armónicos en la red de salida para dar forma a la onda cuadrada. Es capaz de alcanzar altas eficiencias de más del 90% si se utiliza una sintonización armónica infinita.
- **Amplificador de Clase G:** utiliza múltiples rieles de alimentación con diferentes voltajes y cambia automáticamente entre estos rieles de alimentación a medida que cambia la señal de entrada. Este cambio constante reduce el consumo promedio de energía y, por lo tanto, la pérdida de energía causada por el calor desperdiciado.
- **Amplificador de Clase I:** tiene dos conjuntos de dispositivos de conmutación de salida complementarios dispuestos en una configuración de

tipo *push-pull* paralelo. Ambos conjuntos de dispositivos de conmutación muestrean la misma forma de onda de entrada. Por lo tanto, un dispositivo conmuta la mitad positiva de la forma de onda, mientras que la otra conmuta la mitad negativa.

- **Amplificador de Clase S:** es un amplificador de conmutación no lineal similar en funcionamiento al amplificador de Clase D. El amplificador de Clase S convierte las señales de entrada analógicas en pulsos de onda cuadrada digitales mediante un modulador delta-sigma, y los amplifica para aumentar la potencia de salida.
- **Amplificador de Clase T:** está comenzando a ser más popular en la actualidad como diseño de amplificador de audio debido a la existencia de chips de *Digital Signal Processing* (DSP) y amplificadores de sonido envolvente de varios canales, ya que convierte las señales analógicas en señales *Pulse Width Modulated* (PWM) digitales para amplificar y aumentar la eficiencia del amplificador.




Figura 12. Clases de amplificadores según el ángulo de conducción frente a la eficiencia.

El ángulo de conducción es importante ya que define la eficiencia y la linealidad de los amplificadores de potencia. Estos valores ya están calculados y se encuentran resumidos en la Tabla I.

Tabla I. Eficiencia máxima y ángulo de conducción de cada clase lineal.

Clase	Ángulo	Eficiencia
A	2π	50 %
B	π	78.5 %
AB	$\pi < \sigma < 2\pi$	$50 \% < \eta < 78.5 \%$
C	$< \pi$	$> 78.5 \%$

3.2.5.1. Clase A

Se definen como los circuitos en los que el transistor permanece encendido y opera de manera lineal en todo el rango de entrada y salida. Conducen durante el período entero de una onda, es decir, 2π radianes. Se polarizan la corriente y el voltaje CC en medio de los máximos y mínimos de la onda, para así asegurar la conducción en todo momento. Para garantizar su funcionamiento continuo y la estabilidad del transistor, se selecciona una corriente de polarización que sea más alta que la corriente de señal. Con esto, se evita que el dispositivo se apague en cualquier momento durante su operación.

Como se ve en la Figura 12, la función de un amplificador clase A destaca por tener una ganancia elevada y bajo contenido de armónicos. El principal inconveniente que se encuentra es la baja eficiencia, debido al alto consumo de energía. La máxima eficiencia que se puede obtener es del 50 %. Este tipo de amplificadores se usan en la mayoría de los casos cuando se requiere una elevada linealidad de la señal de salida.

3.2.5.2. Clase B

El transistor polarizado en clase B se distingue por tener un ángulo de conducción de π radianes, es decir, conduce medio ciclo de una onda de entrada. Esto queda reflejado en su punto de polarización, que está en $\frac{V_{CEmax}}{2}$. La corriente de base se divide en dos ramas: una rama para la mitad positiva de la señal y otra rama para la mitad negativa de la señal. El principal beneficio de esta clase es la alta eficiencia de 78,5 % en la etapa de salida, ya que los transistores están activos solo cuando se requiere la amplificación, esto resulta en una menor disipación de energía y una mayor eficiencia del amplificador.

3.2.5.3. Clase AB

Esta clase se distingue por estar entre la clase A y B, es decir, su ángulo de conducción se encuentra entre π y 2π . Es menos lineal que la clase A, pero más que la Clase B. Esto se logra generalmente al reducir la amplitud de la señal de entrada y retroceder desde

el punto de compresión de 1 dB. Como se ha comentado con anterioridad, en un transistor polarizado en clase A, la eficiencia es del 50 % y tiene un bajo contenido armónico, mientras que en la clase B la eficiencia es del 78,5 % y con un alto contenido armónico. Consecuentemente, mediante una clase AB se puede obtener una eficiencia que se encuentre en el rango $50\% < \eta < 78,5\%$ y una linealidad mayor o menor, dependiendo de si el transistor es polarizado más cerca de la clase A o clase B.

Esta configuración es la que más se utiliza hoy en día porque proporciona un buen compromiso entre la linealidad y eficiencia [9].

3.2.5.4. Clase C

Los transistores polarizados en clase C tienen un ángulo de conducción menor que π . La principal razón para hacer uso de estos transistores es debido a su alta eficiencia, ya que no consume potencia para más de la mitad del ciclo de una señal, sin embargo, ofrecen una baja linealidad y ganancia.

Como se puede ver en la Figura 12, la corriente de salida de un transistor polarizado en clase C son picos de corta duración. Debido a que el nivel de corriente máxima es bajo, el voltaje también se mantiene bajo, lo que resulta en una potencia disipada menor. Como resultado, la potencia consumida por el amplificador es casi equivalente a la potencia entregada a la carga. En otras palabras, se produce una eficiencia cercana al 100 % en la transferencia de potencia entre el amplificador y la carga, ya que se minimizan las pérdidas de potencia durante el proceso.

La polarización en clase C se caracteriza por tener una alta frecuencia de encendido y apagado del transistor, lo que resulta en una distorsión significativa de la señal en comparación con la señal de entrada. Es considerada la configuración menos lineal entre las mencionadas anteriormente. Se utiliza principalmente en aplicaciones donde la distorsión armónica y la falta de linealidad no son críticas, como la amplificación de señales moduladas en frecuencia [8].

3.3. Técnicas de mejora de la eficiencia en Back-Off

A continuación, se analizarán cuatro técnicas para mejorar y aumentar la eficiencia energética de los amplificadores de potencia [8].

- **Seguimiento de la envolvente (*Envelope Tracking, ET*):** Esta técnica se basa en mantener el valor de la resistencia de carga fija, e ir variando la tensión de la alimentación. Con esta técnica, se consigue la máxima eficiencia al variar la tensión total ya que la potencia de salida aumenta de forma proporcional a la potencia de entrada. La ventaja de esta técnica es que permite obtener máxima eficiencia en un rango más amplio de potencia, asimismo no necesita de una red de adaptación a la salida del circuito. No obstante, para implementar esta técnica se requiere de un modulador de alta velocidad y elevada eficiencia, además que son difíciles de diseñar [8].
- **Amplificador Outphasing (*Outphasing Amplifier*):** Esta técnica fue descrita por H. Chireix y parte de la idea de optimizar las condiciones de eficiencia y linealidad en los transmisores de amplitud modulada (AM). Posteriormente, esta técnica se denominó *Linear amplification using Non-linear Components (LINC)* debido a que se empleaban elementos no lineales para obtener amplificadores lineales. Esta técnica se basa en la codificación de una señal modulada mediante dos señales con envolvente constante cuya variación de fase contiene la información de amplitud y fase de la señal original. Al combinar las dos señales se obtiene una señal amplificada de la envolvente original. La eficiencia de estos amplificadores depende de tres aspectos fundamentales: el combinador empleado a la salida, el punto de operación del amplificador y la señal de entrada introducida [12], [13].
- **Amplificador Doherty (*Doherty Amplifier*):** Esta técnica, descubierta por W.H. Doherty, consiste en dos amplificadores de tubo de vacío y una red inversora de impedancia para mejorar la eficiencia, la potencia y reducir el tamaño de los dispositivos. Esta técnica está basada en la idea de modular la carga del amplificador, forzando a los dispositivos a trabajar en máxima eficiencia para un determinado rango de valores de entrada o de potencia de salida. Los inconvenientes que presenta esta técnica es que reduce la linealidad del circuito para señales cuyo PAPR es elevado, asimismo limita la eficiencia puesto que los amplificadores trabajan en la zona lineal, y finalmente, el ancho de banda también se ve reducido puesto que se emplean líneas de transmisión [14].
- **Eliminación y restauración de la envolvente (*Envelope Elimination and Restoration, EER*):** EER es una alternativa lógica a la modulación de amplitud de alto nivel que durante muchos años ha sido el método estándar para modular

transmisores de AM. Leonard R. Kahn propuso originalmente la técnica de EER como una alternativa más eficiente a la amplificación lineal de potencia en Radiofrecuencia (RF) en Clase AB para los transmisores de *Single SideBand* (SSB). La técnica de modulación SSB fue, en cierto sentido, precursora de los sistemas de modulación digital modernos, ya que parte de la información se transmitía tanto en la fase como en la amplitud de la portadora RF modulada [15].

A continuación, se explicarán con más detalle las que se usarán en el presente trabajo, el amplificador Doherty y el amplificador Outphasing.

3.3.1. Amplificador Doherty

En 1936 W.H. Doherty presentó la arquitectura del amplificador Doherty (ver Figura 13). Esta se basa en combinar dos amplificadores de potencia para que trabajen conjuntamente, uno denominado “principal” y otro “auxiliar” [14]. Estos amplificadores, por lo general, se polarizan en clase AB para el principal y en clase C para el auxiliar [16]. Inicialmente, la potencia se entrega a los amplificadores mediante un divisor de potencia, ya sea con un divisor Wilkinson o un divisor híbrido de 90°. Además, ambos amplificadores tienen conectadas unas líneas de retardo, el principal la tiene conectada después del amplificador para garantizar la modulación de carga y el auxiliar a su entrada para compensar el desfase que añade la línea del principal. Durante el funcionamiento, las señales de los amplificadores se encuentran desfasadas, pero en la salida se encontrarán de nuevo en fase. A lo largo de este capítulo se explicará la función de estas líneas de retardo y cómo se realiza la unión de las señales de forma constructiva.




Figura 13. Esquema básico de un amplificador Doherty.

En el funcionamiento de un amplificador Doherty se pueden diferenciar dos regiones. Cuando se tiene una potencia de entrada baja, únicamente entra en funcionamiento el

Capítulo 3-Conceptos teóricos

amplificador principal, mientras que el amplificador auxiliar se encuentra apagado. Esto se debe a que ha sido polarizado para que trabaje con niveles de entrada elevados.

A medida que aumenta la potencia de entrada, el amplificador principal llega a su límite de eficiencia y entra en la región de saturación, momento en el cual el amplificador auxiliar pasa a la región activa. En este momento comienza la denominada modulación de carga que permite la suma de las señales de ambos amplificadores de forma constructiva, y que será explicado en el siguiente subapartado. La señal que se obtiene a la salida de un amplificador Doherty se puede apreciar en la Figura 14 [17].




Figura 14. Señales de salida del amplificador principal y auxiliar.

La eficiencia total del circuito se puede ver en la Figura 15, donde se diferencian claramente las distintas regiones de funcionamiento, cuando entra en funcionamiento el amplificador principal, la amplitud de la tensión de entrada va desde 0 hasta llegar a su máximo, mientras que el amplificador auxiliar empieza a funcionar a partir de la mitad de la tensión de entrada hasta que llega al máximo, tal y como se observa en la Figura 15(b). En la Figura 15(a) se puede observar que el transistor auxiliar se encontrará apagado por debajo de la zona de *back-off* y se encenderá cuando se encuentre en esa región [18].




Figura 15. (a) Eficiencia de un amplificador Doherty. (b) Corriente y tensión de ambos amplificadores.

La principal ventaja de utilizar este tipo de amplificadores es que mantiene la eficiencia del amplificador principal durante un mayor periodo de tiempo y, por consiguiente, la potencia de salida del circuito aumenta, lo que permite que el amplificador opere en un mayor rango de tensiones de entrada [16].

Asimismo, para asegurar la máxima transferencia de potencia durante el funcionamiento del Doherty es necesario hacer uso de redes de adaptación. Dichas redes se encontrarán a la entrada y a la salida de cada amplificador, como se puede ver en la Figura 16.




Figura 16. Esquema de un amplificador Doherty con sus redes de adaptación.

3.3.1.1. Principio de modulación de carga

Como se ha comentado anteriormente, el principio de funcionamiento de los amplificadores Doherty se basa en el concepto de la modulación de carga [19].

Es necesario entender el cálculo de la impedancia vista desde un transformador de cuarto de onda ($\lambda/4$) (ver Figura 17). La línea de transmisión tiene asociada una impedancia característica (Z_o) y conectada a ella una carga (Z_L), mientras que desde la entrada se ve una

impedancia (Z_{in}). La relación entre todas estas impedancias es la que se obtiene en la Ecuación 12.




Figura 17. Línea de transmisión de cuarto de onda y sus impedancias.

$$\frac{Z_{in}}{Z_o} = \frac{Z_o}{Z_L} \quad \text{Ecuación 12}$$

Entendido este concepto y con el fin de comprender mejor el funcionamiento de la modulación de carga, se traza el circuito equivalente del amplificador Doherty (ver Figura 18). Los amplificadores actúan como fuentes de corrientes controladas, mientras que la línea de $\lambda/4$ produce el efecto deseado de la modulación de carga. A continuación, se explica cómo quedaría el circuito equivalente en cada región de funcionamiento.




Figura 18. Circuito equivalente de un amplificador Doherty.

3.3.1.2. Primera de región de funcionamiento

En esta región de funcionamiento únicamente se halla operando el amplificador principal. El auxiliar actuará como un circuito abierto y no influirá en el circuito. Sabiendo esto, el circuito equivalente en esta región es el de la Figura 19.




Figura 19. Circuito equivalente en la primera región.

La impedancia vista por el amplificador principal se obtiene haciendo uso de la Ecuación 13.

$$Z_1 = \frac{Z_T^2}{Z_L} \quad \text{Ecuación 13}$$

Se observa que la impedancia vista por el amplificador principal en esta región de funcionamiento es mucho mayor debido a la implementación de una línea de transmisión. Concretamente, el valor de la impedancia vista por el amplificador es el doble de la carga (ver Ecuación 14).

$$Z_1 = 2 \cdot R_0 \quad \text{Ecuación 14}$$

De esta forma se justifica que este amplificador alcance su nivel de tensión máxima en $V_{inMAX}/2$. Además, en esta región la impedancia del amplificador auxiliar es infinita (ver Ecuación 15).

$$Z_2 = \infty \quad \text{Ecuación 15}$$

3.3.1.3. Segunda región de funcionamiento

En esta región es donde se comienza a ver la modulación de la carga. El circuito equivalente en esta región sería el que se muestra en la Figura 18, ya que ambas fuentes de

Capítulo 3-Conceptos teóricos

corriente comienzan a operar. Llegados a este punto, la impedancia vista por el amplificador principal disminuirá en función de la Ecuación 16 por el efecto de la línea de transmisión. Esto hará que, a pesar de estar en saturación, el amplificador principal aumente su corriente de salida y continúe operando, mientras que la eficiencia se mantiene en niveles altos, originando la gráfica de la Figura 15 [16].

$$Z_1 = \frac{Z_T^2}{Z_L \left(1 + \frac{i_p}{i_c}\right)} \quad \text{Ecuación 16}$$

Por otra parte, la impedancia vista por el auxiliar se calcula según la Ecuación 17.

$$Z_2 = \frac{Z_T^2}{Z_L \left(1 + \frac{i_c}{i_p}\right)} \quad \text{Ecuación 17}$$

Para visualizar de forma gráfica las funciones de las impedancias de ambas regiones se tiene la Figura 20. Se puede ver cómo el amplificador principal mantiene constante su impedancia de salida en la primera región y en la segunda disminuye debido a la modulación de carga, momento en el que empieza a converger con la impedancia vista por el amplificador auxiliar.




Figura 20. Impedancia de los amplificadores en función de la tensión de entrada, amplificador principal (azul) y amplificador auxiliar (roja).

Como la potencia de entrada es dividida entre dos ramas, la ganancia total del circuito no aumenta, sino que se mantiene constante con respecto a la primera región de

funcionamiento. Es por esto por lo que la ganancia en pequeña señal del amplificador Doherty va a depender de la ganancia que posea el amplificador principal.

La curva de eficiencia característica de un amplificador Doherty se puede ver en la Figura 21 y se obtiene al combinar el funcionamiento de ambos amplificadores, tal y como se ha explicado en el apartado anterior. Idealmente, se pueden distinguir dos picos de eficiencia, el primer pico es debido al amplificador principal y ocurre justo cuando el amplificador auxiliar comienza su funcionamiento, en el punto $V_{inMAX}/2$.




Figura 21. Gráfica de la PAE de un amplificador Doherty.

Como se ha explicado en el apartado anterior, la impedancia vista por el amplificador principal en la primera región de funcionamiento es el doble que la carga. Con esto se consigue que el amplificador principal sature antes de su punto de saturación, en concreto, en el punto $V_{inMAX}/2$. Esto provocará que alcance antes su máxima eficiencia y potencia de salida. Este efecto se consigue debido al fenómeno de modulación de carga.

Como resultado, el nivel de potencia que alcanzará el amplificador principal será la mitad de la que realmente permite el amplificador [18]. Además, la eficiencia del Doherty en ese punto será la misma eficiencia que tiene el amplificador principal.

En la segunda región de funcionamiento, donde comienza a funcionar el amplificador auxiliar, el principal sigue generando potencia con la eficiencia máxima alcanzable por este. Esto se mantiene constante debido a la modulación de carga.

El amplificador auxiliar comienza a operar con una impedancia elevada, de forma que alcanza su máximo nivel de eficiencia rápidamente, no obstante, al comienzo del funcionamiento esta eficiencia sigue siendo más baja que la del amplificador principal y por este motivo la eficiencia total del amplificador Doherty se reduce ligeramente antes de alcanzar su segundo pico de eficiencia. Este segundo pico de eficiencia se alcanza cuando ambos amplificadores están proporcionando su máxima potencia. Es por este motivo que un amplificador Doherty proporciona una mayor eficiencia a lo largo de un mayor rango de potencias de entrada, circunstancia que no ocurre con un amplificador de potencia convencional.

3.3.2. Amplificador Outphasing

En 1935 H. Chireix presentó la arquitectura del amplificador Outphasing [20]. Esta técnica trata de combinar señales moduladas en fase (PM) con una misma amplitud constante con el fin de obtener una amplificación en la señal AM. La señal AM pasa a través de un módulo que la divide en dos señales PM de amplitud constante, pero con fase opuesta. Debido a que estas señales tienen una amplitud constante los amplificadores de potencia pueden trabajar en saturación para obtener una elevada eficiencia. Una vez amplificadas ambas ramas se recombinan las señales, alcanzando así la señal AM amplificada [1].

Esta arquitectura está formada por tres bloques: El separador de componentes de señal (*Signal Component Separate*, SCS) que divide la señal de amplitud y fase modulada en dos señales de envolvente constante. Los amplificadores de potencia que amplifican dichas señales. Y, por último, el combinador de potencia que suma las señales anteriormente nombradas para obtener la señal deseada (ver Figura 22).




Figura 22. Estructura de un amplificador Outphasing.

3.3.2.1. Combinadores

Los dos amplificadores trabajan con una potencia de salida constante, esto hace que ambos deban polarizarse con una carga constante igual a la resistencia óptima. El PA clásico, para alcanzar dicho resultado, hace uso de un combinador de potencia aislado que produce una alta eficiencia solo con máxima potencia de salida. Uno de los problemas es que en condiciones de *back-off* la potencia restante en cada rama de los PA se malgasta en el puerto aislado del combinador de salida.

Se propuso un cambio significativo al esquema clásico del Outphasing, en el que mediante un combinador de salida no-aislado se introduce un efecto de modulación de carga que mejora considerablemente la eficiencia y, a la vez mantiene la linealidad típica del modelo clásico del Outphasing [20].

Para entender mejor el efecto de la modulación de carga propuesto por Chireix, se puede simplificar el circuito reemplazando los dos PA por dos fuentes de tensión ideales con una misma amplitud constante V , pero en contra fase ($\pm\phi$), conectadas en serie a una carga diferencial R , tal y como se puede ver en la Figura 23 (a).




Figura 23. Circuito simplificado de la salida de un amplificador Outphasing ideal (a) Sin compensación. (b) Con compensación (Outphasing).

La carga vista por cada uno de los PA es diferente y varía en base a la fase ϕ según las Ecuación 18 y Ecuación 19 [1].

$$Z_1 = \frac{R}{2} (1 - j \cot \phi) \quad \text{Ecuación 18}$$

$$Z_2 = \frac{R}{2} (1 + j \cot \phi) \quad \text{Ecuación 19}$$

Capítulo 3-Conceptos teóricos

Se puede observar cómo cuando $\phi = 0^\circ$, la potencia de salida es nula, por lo tanto, las dos cargas se comportarán como un circuito abierto. En cambio, con una $\phi = 90^\circ$, la potencia de salida es máxima, proporcionando una carga resistiva pura ($R/2$). Tal y como se puede ver en la Figura 24 (a) la impedancia de carga de ambas ramas de los PAs se mueve en un semicírculo de resistencia constante.

El problema que se da es que las trayectorias de la carga solo pasan por el eje real con valores de $\phi = 90^\circ$ y $\phi = 0^\circ$, mientras que para los otros valores presentan una parte imaginaria significativa. Esto produce que la eficiencia disminuya con el $\sin \phi$. Sin embargo, se puede forzar un segundo pico de eficiencia añadiendo dos elementos reactivos de compensación, con una susceptancia de igual valor y opuesta. El circuito que hace esto se muestra en la Figura 23 (b) y su trayectoria de carga se muestra en la Figura 24 (b) donde se observa que ahora se producen dos cruces por el eje real. Estos dos puntos proporcionan dos puntos de eficiencia máxima tal y como se muestra en la Figura 25 donde se representa la eficiencia en función del OBO para diferentes valores de la susceptancia de compensación [1]. Como se puede observar, variando la susceptancia de compensación es posible aumentar el OBO, aunque el valle entre los dos picos es más acentuado. En cualquier caso, este valle es mucho menor que el que se obtiene en otras estructuras clásicas como el tipo Doherty.




Figura 24. Trayectorias de las cargas para un barrido de la fase de 0° - 90° . (a) Sin compensación. (b) Con compensación (Outphasing).




Figura 25. Curvas de la eficiencia frente al OBO de los amplificadores Outphasing y Doherty.

La arquitectura mostrada en la Figura 23 no se puede realizar en la práctica debido a que la mayoría de los sistemas de alta frecuencia usan cargas asimétricas en lugar de diferenciales. Por lo tanto, para realizar la combinación de las señales, se propone un combinador basado en un transformador como se observa en la Figura 26 (c) [1].




Figura 26. Arquitecturas para el combinador de salida de un amplificador Outphasing.

3.3.3. Amplificador Doherty-Outphasing

Los amplificadores Outphasing y Doherty son las dos técnicas de modulación de carga más utilizadas en RF para mejorar la eficiencia de los PA, sin embargo, en los últimos años se han realizado estudios e investigados estos dos amplificadores en aplicaciones de ondas milimétricas. Ambos métodos, en sus formas originales, utilizan dos PAs conectados a una red, que actúa como combinador y proporciona la modulación de carga deseada [21].

Una ventaja de los amplificadores Outphasing es que ofrecen una eficiencia mayor que el Doherty, además, de que emplea dos PAs del mismo tamaño y con la misma polarización, y, por lo tanto, necesita de una entrada simétrica para ambos PAs, reduciendo así el uso de las líneas de transmisión.

Por otro lado, una gran ventaja de la arquitectura Doherty, por el cual ha sido históricamente la opción más usada que la arquitectura Outphasing, es la sencillez a la hora de diseñar el divisor de la entrada. Este se encarga de llevar la señal RF de la entrada a los dos PAs, sin necesidad de utilizar un modulador de fase y cuadratura (IQ) adicional.

En los últimos años, se han propuesto un gran número de arquitecturas Doherty-Outphasing, [21], [22], con el fin de recoger las mejores ventajas de ambos métodos en un solo circuito. El énfasis principal de estos trabajos se ha puesto en la mejora de la eficiencia de los amplificadores de una única entrada de RF, dejando la linealidad para ser abordada con *Digital Predistortion* (DPD). En este proyecto se presenta un método que no sólo mejora la eficiencia en *back-off* requiriendo una sola entrada de RF, sino que también corrige la no-linealidad de los PA, eliminando la necesidad de predistorsión [22].

En la Figura 27 se muestra diagrama de bloques del amplificador Doherty-Outphasing [19]–[21], [23]. El circuito consta de un “*Power Splitter*” cuya función es dividir la señal de entrada; dos amplificadores, uno principal polarizado en Clase AB y otro auxiliar en clase C; una línea de transmisión a la entrada del amplificador principal la cual proporciona un desfase constante; y un combinador (“*Combiner*”) de salida. Dependiendo del tipo de combinador y de las características de cada amplificador, la línea de retardo puede situarse a la entrada de cualquiera de los dos amplificadores para conseguir la modulación de carga [21], [22].




Figura 27. Diagrama de bloques del amplificador Doherty-Outphasing.

3.4. Resumen

En este capítulo se han explicado los conceptos básicos de un amplificador de potencia, así como sus parámetros fundamentales (estabilidad, ganancia y eficiencia).

Los amplificadores se dividen en dos grupos: los amplificadores lineales, cuya salida es proporcional a la entrada y los no lineales donde el transistor actúa como un *switch*, en ellos se varía la tensión base emisor (V_{BE}), consiguiendo así que funcione en ciertos rangos de entrada. A su vez, los amplificadores lineales se dividen en diferentes clases (clase A, B, AB y C) en función del ángulo de conducción, que es el que define la linealidad y la eficiencia de estos.

Además, se ha explicado con detalle el funcionamiento de un amplificador Doherty y un amplificador Outphasing. Asimismo, se ha introducido el amplificador DOPA. En el siguiente capítulo se realizará el diseño de dicho amplificador.

Capítulo 4-Diseño del amplificador Doherty-Outphasing

En este capítulo se procederá a realizar el diseño del amplificador de potencia DOPA explicado en el capítulo anterior. Para ello, primero se obtendrán las curvas de los transistores, se estudiará la estabilidad de este y se llevará a cabo la simulación de *Load & Source Pull*. Por último, se unirán los amplificadores para obtener la configuración del DOPA, se realizarán las simulaciones y los cambios necesarios para obtener las mejores prestaciones.

4.1. Diseño del esquemático

Para llevar a cabo el diseño esquemático del circuito se hará uso del software *Advanced Design System (ADS)* [24], desarrollado por Keysight Technologies Inc. Este potente software permite abarcar todos los pasos de un diseño: desde el diseño a nivel de esquemático, hasta el *layout*. También permite comprobar las reglas de diseño establecidas por el fabricante, así como realizar simulaciones electromagnéticas, por ello se ha escogido este software. Por otra parte, la fundidora IHP, posee una serie de componentes compatibles con el ADS, lo que permite diseñar el circuito con los modelos del fabricante, así como tener en cuenta las pérdidas que proporcionan estos para ir ajustando sus valores.

4.1.1. Configuración de los transistores

Para obtener las curvas características del transistor y su recta de carga, primero se debe realizar un estudio de estos, ya que será la base del proyecto entero.

Este proyecto se diseña para la frecuencia central de 28,75 GHz, por ello se descarta el transistor npn13v2 debido a su baja frecuencia de trabajo. Para obtener unas buenas prestaciones, el transistor debe ofrecer unos buenos resultados hasta casi el segundo armónico de la frecuencia central, lo que se corresponde con una frecuencia de 60 GHz, superando la f_t del transistor npn13v2. Este modelo se podría utilizar para el diseño de un amplificador en la banda sub-6 GHz. En cuanto a los transistores restantes, se escogerá el más adecuado en función de sus curvas características.

4.1.2. Obtención de las curvas características de los transistores

Para poder decidir el transistor más adecuado para este proyecto, es importante Realizar un estudio de cada uno de ellos. Para ello, se obtendrán sus curvas características (I-V) así como su recta de carga.

Como ya se comentado en el capítulo 3, el amplificador principal se suele polarizar en clase AB o muy cerca del B debido a que proporciona un buen compromiso entre la eficiencia y la linealidad. Mientras que el amplificador auxiliar se polariza en clase C puesto que proporciona una elevada eficiencia.

4.1.2.1. Amplificador principal

El circuito empleado para la obtención de las curvas del transistor es el que se muestra en la Figura 28, que está compuesto por tres generadores, dos de tensión y uno de corriente denominados VCE, freq e IBB que alimentan la base y el colector del transistor. El segundo generador de tensión proporciona una tensión de 0 voltios en DC y está para aportar la señal en AC a nuestra frecuencia, 28,75 GHz, seguido de un condensador de 1 F. Se realizará un barrido de la tensión VCE y corriente IBB para obtener las curvas características. Para realizar la medida se introduce un amperímetro en serie con el colector para así calcular la corriente de colector IC. El transistor que se ha utilizado para realizar las pruebas a continuación es el Npn13p, que se encuentra conectado a tierra por su emisor.

Los parámetros que se barrerán son VCE de 0 V a 2 V e IBB de 0,05 uA a 10 uA. Para la simulación en DC se fija este último rango, mientras que para el barrido en AC se usará la frecuencia de 28,75 GHz, que es la frecuencia central de trabajo.




Figura 28. Circuito para la obtención de las curvas del transistor.

Capítulo 4-Diseño del amplificador Doherty-Outphasing

Una vez realizada la simulación haciendo uso de los parámetros (VCE e IBB) y *setup*, se obtienen las curvas en la Figura 29. En la figura mostrada se pueden observar las curvas características del transistor. La línea trazada de color azul muestra la línea de carga del transistor polarizado en clase A, mientras que la línea marrón muestra la línea de carga del transistor polarizado en clase B.




Figura 29. Curvas características del transistor principal

Como objetivo se busca obtener una eficiencia elevada, se polariza el transistor entre unos valores de VCE y de IBB. Como se ha indicado en varias ocasiones, el objetivo es polarizar este transistor en clase AB y lo más cerca posible a clase B, que se encuentra entre estas dos líneas. Como es de interés una eficiencia elevada, se polarizará cerca de la clase B. A continuación, se muestra en la Tabla II la comparativa de la configuración, tensión, corriente de polarización y resultados obtenidos de los 2 transistores anteriormente nombrados.

Tabla II. Comparación entre los transistores estudiados.

	<i>Emitter Length</i>	<i>Multiplier</i>	IBB (uA)	VCE (V)	IC (mA)	Max. Gain (dB)	K (Rollet)
Npn13pl2	1 um	1	80	1	9,1	13,6	1,3
Npn13p	0,84 um	1	34	1,9	5,3	19,5	0,84

Por consiguiente, se decide emplear el transistor Npn13p para el desarrollo del proyecto, puesto que se ha obtenido mayor ganancia.

4.1.2.2 Amplificador auxiliar

El amplificador auxiliar se polarizará en clase C. Para el cálculo de la polarización se usará el mismo circuito de la Figura 28, pero cambiando la multiplicidad (m) de 4 a 8, haciendo así el transistor más grande que el principal, ya que tendrá que soportar una mayor tensión. El resto de los valores se mantendrán como el anterior circuito. El resultado de estas simulaciones se encuentra en la Figura 30.




Figura 30. Curvas características del transistor principal.

4.1.3. Estabilidad

La estabilidad es un factor fundamental en los amplificadores, si es inestable, el circuito puede no funcionar o incluso estropearse; por tanto, es necesario comprobar la estabilidad de cada uno de los transistores y en caso de que sea necesario, introducir una “red de estabilidad”.

Existen dos tipos de estabilidad: condicionalmente estable e incondicionalmente estable. Se distinguen porque el segundo es estable para cualquier tipo de frecuencia e impedancia, mientras que el primero no. Por tanto, el objetivo es diseñar una red de estabilidad que haga el transistor incondicionalmente estable, es decir, que el factor de Rollett sea mayor que 1 ($K > 1$). Para determinar el factor de estabilidad en el ADS, se hace uso de la función *stab_fact* (S).

4.1.3.1. Estabilidad del amplificador principal

Para analizar el factor de estabilidad del transistor en el rango de frecuencias en el que operará el circuito se usa el esquema y la configuración de la Figura 31. En ella se observa que en los extremos del colector y de la base se conectan unos terminales, **term1** y **term2**, que son necesarios para el cálculo de los parámetros S. Durante las simulaciones estos absorberán las ondas reflejadas de la entrada y la salida y determinarán los parámetros S_{11} , S_{12} , S_{21} y S_{22} . También se ponen dos condensadores y bobinas, para evitar el paso de la corriente continua y la corriente alterna, respectivamente.




Figura 31. Esquema para el estudio de parámetros S y de estabilidad.

Los resultados de la simulación se observan en la Figura 32. Como se puede observar en la gráfica, para la frecuencia de trabajo de este proyecto, la estabilidad es de 0,8. Es decir, se encuentra por debajo del valor que se busca para que sea incondicionalmente estable. Por ello, se debe introducir una red de estabilidad, compuesta normalmente por una resistencia y un condensador, que estabilizará el transistor, pero reducirá el valor de la ganancia.




Figura 32. Ganancia y estabilidad frente a la frecuencia.

Se puede observar el esquema del circuito con la red de estabilización elegida en la Figura 33. Para calcular los valores de los componentes de la red de estabilidad, se harán dos barridos: uno de R_{stab} , que corresponde al valor de la resistencia y otro de C_{stab} , correspondiente al condensador. Es necesario realizar varias simulaciones para concretar lo máximo posible los valores. En cada barrido se pondrán rangos de barrido más pequeños hasta llegar al valor que cumpla con los requisitos. Es importante encontrar un compromiso entre la ganancia del circuito y el valor de K, al ser una relación inversamente proporcional.




Figura 33. Circuito emisor común con la red de estabilidad.

Tras realizar los barridos y comprobar los valores de K que se van obteniendo, se consigue que el transistor sea estable con $R = 50 \Omega$ y $C = 600 \text{ fF}$ tal como se puede ver en la

Capítulo 4-Diseño del amplificador Doherty-Outphasing

Figura 34. Con estos valores se consigue un buen compromiso entre máxima ganancia y $K > 1$.




Figura 34. Ganancia y estabilidad frente a la frecuencia con la red de estabilidad.

Como se ha visto en el capítulo anterior, la configuración en cascodo presenta una serie de características como el aumento de la ganancia, del ancho de banda, de la estabilidad y de la impedancia de entrada. Por ello, en la Figura 35 se muestra el circuito con la red de estabilidad con la configuración en cascodo.




Figura 35. Circuito cascodo con la red de estabilidad.




Figura 36. Ganancia y estabilidad frente a la frecuencia del cascode con la red de estabilización

Como se puede apreciar en la Figura 34 y en la Figura 36, ha habido una mejora con respecto a la máxima ganancia y la estabilidad gracias a la introducción de un cascode con red de estabilización al diseño. A partir de esta comprobación, se utilizará el esquemático con el cascode para el resto del proyecto. La Tabla III muestra la comparativa entre ambos esquemáticos.

Tabla III. Comparación entre la configuración del transistor emisor común y cascode.

Configuración	Max_Gain	Stabfact
Emisor común	18.298	1.016
Cascode	19.026	1.111

4.1.3.2. Amplificador auxiliar

Realizando los mismos pasos que en el caso del amplificador principal, se configura el cascode con los parámetros para obtener un amplificador clase C y se simulan los parámetros S para obtener el factor K. En este caso es estable sin necesidad de introducir ningún tipo de red de estabilidad. Como se observa en la Figura 37, este tipo de amplificadores en clase C no tienen ganancia en pequeña señal, pero como se ha explicado en el apartado teórico, la ganancia en pequeña señal del amplificador completo vendrá impuesta por el amplificador principal.




Figura 37. Ganancia y estabilidad frente a la frecuencia del transistor auxiliar

4.1.4. Load y source pull

En circuitos de alta frecuencia, en los que la longitud de la onda es mucho menor que las dimensiones físicas del circuito, se produce el fenómeno de reflexión e incidencia de la onda. Para evitar esto, es necesario adaptar las impedancias entre la entrada, el amplificador de potencia y la carga para así lograr transferir la mayor cantidad de potencia posible. Normalmente las impedancias de la fuente y de la carga son conocidas, pero no lo son las del transistor, al depender de numerosos factores. Para encontrar las impedancias más adecuadas a las cuales se debe adaptar el transistor para que proporcione la potencia adecuada se suele utilizar el método llamado *load-pull* y *source-pull*.

La técnica de *load-pull* consiste en ir variando el valor de la impedancia de carga que se conecta a la salida del transistor a medida que se va calculando la potencia de salida que tiene. En cada variación de la impedancia de carga, se reajusta la de entrada para maximizar la ganancia. Los resultados serán una serie de curvas, como se verá más adelante, que indican la potencia transmitida, frente a la óptima, que estará en el centro de dichas curvas. Este proceso es interesante principalmente para evitar pérdidas y optimizar al máximo las prestaciones del circuito.

De forma similar, la técnica del *source-pull* consiste en encontrar la impedancia óptima de fuente para la máxima transferencia de potencia.

El proceso por seguir para la realización de estas técnicas es repetitivo; primero con la carga inicial puesta, en este caso de 50Ω , se realizará una simulación de *load-pull* y la impedancia resultante se sustituye en el *source-pull*. A su vez, el resultado de la simulación del *source-pull* se sustituye en el *load-pull* y así hasta que se obtenga la impedancia óptima de entrada y de salida; es decir, cuando ya no varíen los valores de las impedancias. No necesariamente la impedancia para la PAE óptima coincide con la de máxima transferencia de potencia, como se verá más adelante.

4.1.4.1. Load y source pull del amplificador principal

El circuito para realizar la simulación del *load-pull* es de la Figura 38. Por otra parte, el esquemático del circuito para el método *source-pull* es el de la Figura 39.

Los resultados de estas simulaciones se pueden contemplar en la Figura 40, con una carta de Smith donde se observan las curvas que se mencionaban anteriormente. En azul se encuentran las correspondientes al PAE en función de la impedancia de fuente/carga y en rojo las de potencia. En el centro de cada una de estas curvas se encuentran la PAE máxima y la potencia máxima, respectivamente. Como se puede ver, la impedancia correspondiente a la PAE máxima no coincide con la de potencia máxima y, por tanto, es necesario buscar un compromiso entre ambas.

Haciendo el proceso descrito anteriormente, se obtiene que las impedancias óptimas a las que debe estar adaptado el transistor para la mayor PAE para este transistor son:

- Impedancia de fuente: $4.95 + j*24.7$
- Impedancia de carga: $23.25 + j*63.3$




Figura 38. Esquemático utilizado para la realización del load-pull del amplificador principal.




Figura 39. Esquemático utilizado para la realización del source-pull del amplificador principal.




Figura 40. Carta de Smith del amplificador principal: (a) Load Pull: PAE (azul) y potencia (rojo). (b) Source Pull: PAE (azul) y potencia (rojo).

4.1.4.2. Load y source pull del amplificador auxiliar

El procedimiento para calcular las impedancias óptimas para la máxima transferencia de potencia en el amplificador auxiliar es exactamente igual que el usado para el amplificador principal. Para ello se utilizan los mismos esquemáticos para determinar las impedancias óptimas del amplificador principal, (ver las Figura 38 y Figura 39) y tan sólo se modifican las tensiones de alimentación y las dimensiones de los transistores. En este caso, el amplificador auxiliar se ha diseñado para obtener la máxima potencia y las impedancias que cumplen con dicho requisito son:

- Impedancia de fuente: $2.9 + j*4.9$
- Impedancia de carga: $15.75 + j*6.9$

4.1.5. Adaptación de impedancias

Una vez obtenidas las impedancias óptimas para la máxima transferencia de potencia en los dos amplificadores, es momento de diseñar las redes de adaptación que irán tanto en la entrada como en la salida de los amplificadores. Para adaptar la salida de los amplificadores se emplea el conjugado de las impedancias que se obtuvieron anteriormente, de esta forma, se asegura la máxima transferencia de potencia. Por último, se simulan los dos amplificadores por separado para obtener las curvas del PAE y la ganancia para así poder analizar y concluir si cumplen los requisitos deseados.

4.1.5.1. Adaptación del amplificador principal

Teniendo en cuenta las impedancias óptimas calculadas y utilizando la herramienta online [25], se fija la impedancia de la fuente a la que está conectada la base del transistor (*Source Resistance*) que en este caso será de 50Ω , y en *Load Resistance* colocamos el conjugado de la impedancia de entrada que necesita ver el transistor para que se establezca la máxima transferencia de potencia. De esta forma, estaremos adaptando la línea donde estará conectado el amplificador principal (50Ω) a la impedancia óptima que necesita tener el transistor a la entrada. Para realizar un análisis de las prestaciones del amplificador principal, se diseña el circuito de la Figura 41. Además, se marcan en un cuadrado las redes de adaptación, ya simplificadas con los anteriores componentes, calculadas anteriormente para visualizar donde se colocan dentro del amplificador.

En este caso se ha decidido por la estructura LC por tener una bobina con menor inductancia y así reducir las dimensiones de la red de adaptación. Tal como se puede ver en la Figura 41, los valores de los componentes obtenidos son de $0,11 \text{ nH}$ para $L4$ y de 90 fF para $C3$.

Para adaptar la salida, se adapta la impedancia óptima del transistor hacia la carga que en este caso es de 100Ω para que el amplificador sature antes. Tal como se puede ver en la Figura 41, los valores de los componentes obtenidos son de $0,29 \text{ nH}$ para $L5$ y de 60 fF para $C2$.




Figura 41. Circuito empleado para la obtención de las curvas del amplificador principal.

Los resultados de la simulación del balance de armónicos se muestran en la Figura 42. La Figura 42 (b) muestra que el PAE máximo que alcanza el amplificador principal es de 43,7 %, en la Figura 42 (c) se representa una potencia de salida de 12,7 dBm, la Figura 42 (a) representa una ganancia en gran señal de 19,9 dB y en la Figura 42 (d), una ganancia en pequeña señal (S_{21}) de 16,9 dB, una adaptación de la impedancia de entrada (S_{11}) de -11,2 dB, una adaptación de la impedancia de salida (S_{22}) de -4,5 dB y un aislamiento (S_{12}) de -25,2 dB. Analizando estos resultados, se puede dar por válida la polarización del amplificador y las redes de adaptación calculadas.

Capítulo 4-Diseño del amplificador Doherty-Outphasing




Figura 42. Simulación en gran señal del amplificador principal. (a) Ganancia. (b) PAE. (c) Potencia de salida. (d) Simulación en pequeña señal.

4.1.5.2. Adaptación del amplificador auxiliar

Los pasos que hay que seguir para el diseño del amplificador auxiliar son exactamente iguales que los utilizados en el amplificador principal, aunque en este caso la entrada y la salida se adaptan a 50Ω . Tal como se puede ver en la Figura 43 Los valores para la adaptación de entrada son de $0,07 \text{ nH}$ y $0,8 \text{ pF}$. Por último, los valores para la adaptación de salida son de $0,2 \text{ nH}$ y $0,3 \text{ pF}$.




Figura 43. Circuito empleado para la obtención de las curvas del amplificador auxiliar.

Posteriormente se realiza la simulación, los resultados obtenidos son los que se muestran en la Figura 44 donde la Figura 44 (b) representa el PAE cuyo valor máximo es de 45,8 %, en la Figura 44 (c) se representa una potencia de salida de 21,9 dBm y en la Figura 44 (a) se observa una ganancia en gran señal de 16,6 dB. La ganancia en pequeña señal no es relevante ya que la ganancia será la que tenga el amplificador principal. Los resultados obtenidos por el amplificador auxiliar son los que se buscaban, teniendo mayor PAE a mayor potencia de salida, siendo el objetivo buscar el mayor *back-off* posible y así conseguir que el amplificador Doherty-Outphasing sea más eficiente.




Figura 44. Simulación en gran señal del amplificador auxiliar. (a) Ganancia. (b) PAE. (c) Potencia de salida. (d) Simulación en pequeña señal.

4.2. Implementación del amplificador Doherty-Outphasing

Una vez obtenidas las prestaciones de los dos amplificadores y dados por satisfactorios los resultados, se procede a realizar la estructura del DOPA. Para ello, para unir las entradas de los amplificadores se utilizará un divisor de potencia y para combinar la salida se empleará un transformador.

4.2.1. Construcción del amplificador Doherty-Outphasing

Como se mencionó anteriormente, a la entrada se dispondrá de un divisor de potencia que se encarga de dividir la señal de entrada entre ambos amplificadores, tal y como se muestra en la Figura 45. Este componente es propio de la librería de ADS, recibe la señal de entrada de la fuente y realiza una división de potencia de forma equitativa por sus salidas, cuando el divisor es simétrico.

Capítulo 4-Diseño del amplificador Doherty-Outphasing




Figura 45. Divisor de potencia.

Al construir el circuito, se obtiene el esquema de la Figura 46, en ella se puede observar la fuente de entrada, el divisor de potencia que divide la señal de forma equitativa entre ambos amplificadores (PWR1), además de la línea $\lambda/4$ en la entrada del principal (TL1). A la salida de los dos amplificadores se encuentra un condensador (C1) y una bobina de salida (L1) y posteriormente se encuentra conectado un transformador (TF1) conectado con una impedancia de 50 Ω . Además, se encuentran los dos amplificadores de potencia; en la parte superior el amplificador principal (X1) y en la parte inferior el amplificador auxiliar (X2).




Figura 46. Esquemático del amplificador Doherty-Outphasing ideal.

Se realizan las mismas simulaciones que en el apartado 4.1.6 y se ha tenido que modificar la fase de la línea de desfase TL1, que se encuentra a la entrada del amplificador principal, para optimizar el resultado final.

La mejor combinación es cuando el desfase de la TL1 es de 90° y el *Power_Fraction* es de 0,5. Con estos valores se obtiene los resultados de la Figura 47, donde la Figura 47 (a) se corresponde con la ganancia cuyo valor es de 15,3 dB, la Figura 47 (b) es la del PAE en donde aparece la curva característica de los amplificadores Doherty y se obtienen los dos

Capítulo 4-Diseño del amplificador Doherty-Outphasing

picos de eficiencia; en el primer pico la eficiencia es del 31,7 % y en el segundo es del 35,8 %, Asimismo, se puede ver que entre un pico y otro hay unos 6 dB aproximadamente de *back-off*. En la tercera Figura 47 (c) se representa la potencia máxima entregada por el amplificador cuyo valor es de 22,2 dBm. Finalmente, en la Figura 47 (d), se representa una ganancia en pequeña señal (S21) de 13,1 dB, una adaptación de la impedancia de entrada (S11) de -9,2 dB, una adaptación de la impedancia de salida (S22) de -2,1 dB y un nivel de aislamiento (S12) de -23,8 dB.




Figura 47. Simulación en gran señal del amplificador Doherty-Outphasing ideal. (a) Ganancia. (b) PAE. (c) Potencia de salida. (d) Simulación en pequeña señal.

4.2.2. Sustitución del transformador

Concluido el diseño del Doherty-Outphasing con componentes ideales, a excepción de los transistores, a continuación, se sustituirán los componentes ideales por los proporcionados por la tecnología. Primero se comenzará con el transformador de salida, ya que es el componente más crítico del circuito, y posteriormente, le seguirán el divisor de potencia y, por último, las líneas de transmisión.

4.2.2.1. Diseño electromagnético del transformador

El transformador utilizado en la Figura 48 es un componente ideal el cual no permitía conocer el acoplo entre las bobinas ni tampoco el valor de la bobina del primario ni del secundario. Por ello, este componente fue sustituido por dos bobinas y por el componente mutual que se muestra en la Figura 49.




Figura 48. Transformador ideal.




Figura 49. Transformador conectado mediante inductancia mutua.

Realizando pruebas en el esquemático Doherty-Outphasing como barridos a las inductancias de las bobinas primaria y secundaria, al coeficiente de acople K, al condensador y bobina de salida, la conclusión ha sido optar con la bobina primaria una inductancia de 100 pH, la bobina secundaria de 180 pH y la K de un valor aproximado a 0,8. Se busca el mayor parecido en los valores de inductancia entre las bobinas para un mejor acople.

Posteriormente se realiza el electromagnético de ambas bobinas de la tecnología que forman el transformador para así obtener las inductancias anteriormente nombradas y buscar un factor de calidad Q que sea mayor de 10.

Capítulo 4-Diseño del amplificador Doherty-Outphasing

Un factor para tener en cuenta a la hora de realizar el *layout* son las capas de metales. La capa superior es TM2 (Top Metal 2) y la capa inferior es TM1 (Top Metal 1). Se debe colocar la bobina de mayor inductancia en la capa superior de metal (TM2) y la bobina de menor inductancia en la inferior (TM1), conectadas entre ellas mediante una vía llamada TopVia2. Todo esto se muestra en la Figura 50.





Figura 50. Layout del transformador.

Posteriormente se simula el transformador para calcular las inductancias, factor de calidad Q y factor de acople K. En la Figura 51 se observa el esquemático de simulación y en la Figura 52 los resultados de esta, obteniendo 106,6 pH y 119 pH de inductancias del primario y secundario respectivamente. La K obtenida es de 0,8.



Capítulo 4-Diseño del amplificador Doherty-Outphasing

Figura 51. Esquemático del transformador con dos cargas de 50Ω en las entradas.




Figura 52. Resultados de la simulación del transformador con dos cargas de 50Ω en las entradas.

Para finalizar, tras realizar el *layout* del transformador, se añade el componente al esquema del DOPA (ver Figura 53) y se muestran los resultados en la Figura 54, en la Figura 54 (a) se observa un doble pico de máxima PAE de 36,6 % el primer pico y 32,6 % el segundo pico a 21 dBm de potencia de salida. En la Figura 54 (a), se muestra una ganancia en gran señal de 16,6 dB y en la Figura 54 (d), una ganancia en pequeña señal (S21) de 11,7 dB, una adaptación de la impedancia de entrada (S11) de -8,9 dB, una adaptación de la impedancia de salida (S22) de -2,3 dB y un nivel de aislamiento (S12) de -28,1 dB. Los resultados obtenidos son satisfactorios al mantener el característico doble pico de eficiencia con buenos valores y un *back-off* de aproximadamente 6 dB.

Capítulo 4-Diseño del amplificador Doherty-Outphasing




Figura 53. Esquemático del amplificador Doherty-Outphasing integrando el transformador.




Figura 54. Simulación en gran señal del amplificador Doherty-Outphasing integrando el transformador. (a) Ganancia. (b) PAE. (c) Potencia de salida. (d) Simulación en pequeña señal.

4.2.3. Sustitución del divisor de potencia

A continuación, se sustituye el divisor de potencia ideal por su equivalente en componentes pasivos. Para este fin, primero se diseñará el divisor de potencia tipo Wilkinson con líneas de transmisión y luego, se sustituirá por componentes discretos.

Capítulo 4-Diseño del amplificador Doherty-Outphasing

En la Figura 55 se muestra el divisor de potencia con dos líneas de transmisión y una resistencia. Las dos líneas deben de tener la misma impedancia para que circule la misma potencia por las dos ramas, haciendo que se trate de un divisor simétrico.




Figura 55. Power splitter con líneas de transmisión.

La línea de transmisión del divisor de potencia se va a sustituir por redes de componentes discretos. Los dos tipos de redes que se pueden usar son las redes π y en T. En este caso, se ha elegido una red en π compuesta por una bobina y dos condensadores debido a que posee solo una bobina, que es el elemento que mayor área ocupa.

Posteriormente, para hallar los valores de los condensadores y las bobinas, se ha diseñado un esquemático y realizado las simulaciones necesarias para obtener los valores equivalentes de la red en pi para la frecuencia de este proyecto. Se observa el esquemático en la Figura 56 y los resultados de su simulación en la Figura 57.




Figura 56. Esquemático del Power Splitter Wilkinson.

Capítulo 4-Diseño del amplificador Doherty-Outphasing




Figura 57. Resultados de la simulación del Power Splitter Wilkinson.

La configuración que se utiliza para realizar el divisor de potencia es el que se muestra en la Figura 58 el cual está formada por componentes discretos: bobinas, condensadores y una resistencia. Al final de estas líneas se encuentra la resistencia que se utiliza para aislar una rama de la otra con el fin de evitar que se produzcan interferencias entre las señales. El símbolo de este esquema se puede observar en la Figura 58 (b) y se añade al circuito del DOPA. A continuación, se realiza la simulación del balance de armónicos con el fin de comprobar que los resultados no han variado al insertar el nuevo componente. En la Figura 59 se muestra el esquema con el símbolo del *Power Splitter*.




Figura 58. (a) Power Splitter con componentes discretos; (b) Símbolo en ADS.




Figura 59. Amplificador Doherty-Outphasing con el power splitter sustituido.

En la Figura 60 se puede ver que en la Figura 60 (a) el valor de ganancia ha disminuido, pero no de forma significativa. Por otro lado, en la Figura 60 (b) de la eficiencia se ha mantenido la curva característica de un amplificador Doherty-Outphasing, no obstante, los valores de eficiencia se mantienen, al igual que los valores en pequeña señal que muestra la Figura 60 (d) y en la Figura 60 (c) se observa que la potencia entregada por el amplificador ha disminuido, pero es prácticamente despreciable ya que sigue estando en los 22,8 dBm.




Figura 60. Simulación en gran señal del amplificador Doherty-Outphasing con el power splitter sustituido. (a) Ganancia. (b) PAE. (c) Potencia de salida. (d) Simulación en pequeña señal.

4.2.4 Sustitución de la línea de desfase

A continuación, se sustituye la línea de transmisión por su equivalente con componentes discretos compuesto por condensadores y bobinas. Al igual que en el apartado anterior, se utilizará la red en π (ver Figura 61).




Figura 61. Línea de desfase con líneas de transmisión.

En la Figura 62 se muestra el esquema utilizado para convertir TL en una red π con componentes discretos, donde Z_0 es la impedancia de entrada/salida de los puertos que en este caso estarán a 50Ω para que haya buena adaptación con los amplificadores.




Figura 62. Línea de desfase con componentes discretos.

En la Figura 63 se muestra los resultados de la simulación observando que no hay pérdidas en la red equivalente y los valores de los componentes de la red equivalente.

Capítulo 4-Diseño del amplificador Doherty-Outphasing




Figura 63. Resultados de la simulación de redes π .

Para finalizar, se añade la nueva red, sustituyendo la línea de desfase en el circuito del amplificador Doherty-Outphasing, tal y como se muestra en la Figura 64 y en la Figura 65 se observan los resultados de la simulación, siendo estos, en la Figura 65 (b), el doble pico de PAE máximo de 36,4 % de primer pico y 32,2 % de segundo pico a 21,2 dBm de potencia de salida. En la Figura 65 (a), la ganancia en gran señal es de 16,9 dB y en la Figura 65 (d), una ganancia en pequeña señal (S21) de 11,7 dB, una adaptación de la impedancia de entrada (S11) de -8,9 dB, una adaptación de la impedancia de salida (S22) de -2,3 dB y un nivel de aislamiento (S12) de -28,1 dB. Estos valores se han mantenido prácticamente iguales con respecto a la última simulación.




Figura 64. Esquemático del amplificador Doherty-Outphasing con la línea de desfase sustituida.




Figura 65. Simulación en gran señal del amplificador Doherty-Outphasing con la línea de desfase sustituida. (a) Ganancia. (b) PAE. (c) Potencia de salida. (d) Simulación en pequeña señal.

4.2.5. Sustitución de las bobinas por componentes reales

Una vez terminado de sustituir los componentes anteriores, se comienza a sustituir las bobinas ideales del circuito por los modelos proporcionados por IHP.

4.2.5.1. Diseño electromagnético de las bobinas

Para reemplazar las bobinas se tiene que realizar un estudio de estas, por ello, se les realizará una simulación electromagnética para verificar su inductancia. Primero se configuran los parámetros de la bobina modificando su ancho, el espacio entre los terminales de la inductancia, el diámetro interior y el número de vueltas con el fin de conseguir el mismo valor que el de la inductancia ideal, se genera el *layout* y se comprueba su inductancia real y su factor de calidad obtenida a partir de simulaciones electromagnéticas, tal como se muestra en la Figura 66. La Figura 67 se muestra los resultados de la simulación, obteniendo los valores de la inductancia (L) y del factor de calidad (Q_factor).

Capítulo 4-Diseño del amplificador Doherty-Outphasing




Figura 66. Esquemático del estudio de la bobina de IHP.




Figura 67. Simulación del estudio de la bobina de IHP.

Una vez realizado el electromagnético a todas las bobinas que forman el circuito, se sustituyen las bobinas ideales por las bobinas de la tecnología. En la Figura 68 se muestra el circuito con las bobinas sustituidas y en la Figura 69 su simulación. En los resultados de la simulación se observa que la eficiencia ha disminuido, así como la ganancia tanto en pequeña señal como en gran señal. Sin embargo, la potencia de salida no se ha visto afectada por dichos cambios. La disminución de la eficiencia se debe principalmente a que las bobinas de la tecnología tienen un factor de calidad del orden de 20 que difiere mucho de las bobinas ideales.




Figura 69. Simulación en gran señal del amplificador Doherty-Outphasing con las bobinas sustituidas. (a) Ganancia. (b) PAE. (c) Potencia de salida. (d) Simulación en pequeña señal.

4.2.6. Sustitución de los condensadores por componentes reales

El siguiente paso es sustituir los condensadores ideales por aquellos que ofrece la tecnología.

En este proyecto se utiliza el condensador rfcmm por ser ideal para los circuitos de RF. Para calcular el valor de los condensadores rfcmm hay que realizar una optimización de los componentes, para hallar la mejor relación entre el factor de calidad y la capacitancia. El esquema para optimizar los condensadores es el de la Figura 70 que está compuesto por una simulación de parámetros S, un terminal de 50 Ω y la optimización donde se definen dos objetivos: el valor de la capacitancia y Q. Para poder definir esos “goals” hay que añadir las ecuaciones de la Q y de la capacitancia.

Capítulo 4-Diseño del amplificador Doherty-Outphasing





Figura 70. Esquemático del cálculo de factor de calidad y capacitancia de los condensadores de la tecnología.

Por un lado, el *goal* del condensador se deberá poner entre dos valores de capacitancia, por ello se debe poner en una variable el *width*, el *length* y el *feed width*, para que el optimizador calcule el mejor valor de capacitancia. Hay que tener en cuenta que el *feed width* no puede superar el *width* del condensador. En cambio, en el *goal* del factor de calidad, se tiene que poner que su objetivo como mínimo sea mayor que 10. Con esto conseguimos que el condensador proporcione menos pérdidas.

Una vez configurado el circuito, se realiza la optimización tal y como se demuestra en la Figura 71, donde la herramienta irá variando los parámetros del condensador hasta encontrar el resultado que cumpla con los objetivos marcados. Se observa en la Figura 72 la simulación para comprobar la capacitancia y factor de calidad.



Capítulo 4-Diseño del amplificador Doherty-Outphasing

Figura 71. Resultado de la optimización del condensador.




Figura 72. Resultado de la simulación de la optimización del condensador

Una vez obtenidos todos los valores de los condensadores, se sustituyen en el circuito del Doherty-Outphasing tal y como se muestra en la Figura 73 y se simula el esquema para comprobar que las prestaciones no se han visto modificadas. En la Figura 74 se observan los resultados de la simulación, siendo estos, el doble pico de PAE máximo de 19,6 % de primer pico y 20,8 % de segundo pico a 20,8 dBm de potencia de salida. La ganancia en gran señal es de 12,7 dB y una ganancia en pequeña señal (S21) de 9,1 dB, una adaptación de la impedancia de entrada (S11) de -10,6 dB, una adaptación de la impedancia de salida (S22) de -5,3 dB y un nivel de aislamiento (S12) de -28,3 dB.

Capítulo 4-Diseño del amplificador Doherty-Outphasing




Figura 73. Esquemático del amplificador Doherty-Outphasing con los condensadores sustituidos.




Figura 74. Simulación en gran señal del amplificador Doherty-Outphasing con los condensadores sustituidos. (a) Ganancia. (b) PAE. (c) Potencia de salida. (d) Simulación en pequeña señal.

4.2.7. Sustitución de las resistencias por componentes reales

Finalizada la sustitución de las bobinas y condensadores por los de la tecnología, se sustituyen las resistencias. En este caso, se utilizará el modelo Rsil debido a que el diseño contiene resistencias de bajo valor.

Una vez que se tiene el valor de la resistencia, se sustituye en el circuito Doherty-Outphasing como se ve en la Figura 75 y se comprueban los resultados tal y como se muestra en la Figura 76. En la Figura 76 (b), se observa el doble pico de PAE máximo de 19,3 % de primer pico y 22,1 % de segundo pico a 21,1 dBm de potencia de salida. La Figura 76 (a) muestra la ganancia en gran señal es de 11,7 dB, en la Figura 76 (d), una ganancia en pequeña señal (S21) de 8,5 dB, una adaptación de la impedancia de entrada (S11) de -16,1 dB, una adaptación de la impedancia de salida (S22) de -9,1 dB y un nivel de aislamiento (S12) de -24,3 dB y en la gráfica de la derecha se muestra la estabilidad del circuito de 2,7 dB, siendo éste estable.

Capítulo 4-Diseño del amplificador Doherty-Outphasing




Figura 75. Esquemático del amplificador Doherty-Outphasing real.




Figura 76. Simulación en gran señal del amplificador Doherty-Outphasing real. (a) Ganancia. (b) PAE. (c) Potencia de salida. (d) Simulación en pequeña señal. (e) Estabilidad.

4.3. Resumen

Finalizado el diseño del esquemático, implementado el amplificador DOPA y sustituidos los componentes ideales por los de la tecnología, la estructura final del amplificador Doherty-Outphasing que se ha creado en este proyecto es la que se puede ver en la anterior Figura 75.

Sus resultados, mostrados en el apartado anterior en la Figura 76, tienen unas prestaciones que se consideran adecuadas. La ganancia se mantiene casi constante a lo largo del funcionamiento entero del DOPA, a pesar de sustituir los componentes ideales del ADS

Capítulo 4-Diseño del amplificador Doherty-Outphasing

por los componentes reales de la tecnología y tiene buena adaptación tanto a la entrada como a la salida.

Además, el PAE presenta el característico doble pico de este tipo de amplificador, y también presenta una eficiencia elevada en niveles de *back-off* cuyo valor puede llegar a ser hasta 8 dB y alcanza niveles de hasta 22,2 % en el momento de su máxima potencia de salida que son de 21,2 dBm. En el caso de la ganancia máxima, se ha obtenido un valor de 11,7 dB y una K de 2,7. Por último, los valores que se han obtenido en pequeña señal son: una ganancia en pequeña señal (S21) de 8,5 dB, una adaptación de la impedancia de entrada (S11) de -16,1 dB, una adaptación de la impedancia de salida (S22) de -9,1 dB y un aislamiento (S12) de -24,4 dB.

Capítulo 5 Conclusiones y líneas futuras

Una vez completado el proceso de diseño del amplificador Doherty-Outphasing, en este capítulo se resumirán los resultados obtenidos, así como las conclusiones que se extraen de los mismos. Asimismo, se hará una comparativa de las prestaciones alcanzadas comparándolas con otros circuitos de características similares encontrados en la literatura. Por último, se presentará una revisión de los objetivos que se pretendían cumplir y se hablará de las líneas futuras a desarrollar a partir de este proyecto.

5.1 Conclusiones

Una vez terminadas las simulaciones y haber obtenido el diseño final del DOPA que se pretendía realizar, a continuación, se analizarán los resultados y se sacarán las conclusiones a partir de ellos.

Como se explicó en la introducción, el objetivo de este proyecto es crear un amplificador Doherty-Outphasing que opere en la banda de 28,75 GHz. Además, se hizo uso de la tecnología SiGe, que se encuentra en auge por sus mejores prestaciones.

Para el diseño de este circuito, primero se obtuvieron las curvas características de los transistores y se polarizaron para operar en el rango que es debido; el amplificador principal polarizado como clase AB y el auxiliar en clase C.

Como segundo paso, se comprobó la estabilidad de los transistores y se introdujo una red de estabilidad en el amplificador principal para asegurar su funcionamiento en el rango de frecuencias en el que debe operar.

Seguidamente, se realizó un análisis *load-pull* y *source-pull* de ambos amplificadores y se diseñaron las redes de adaptación para obtener las prestaciones óptimas de cada uno de ellos.

El siguiente paso fue unir los dos amplificadores anteriores para construir el DOPA. Las prestaciones que se obtuvieron inicialmente no fueron las adecuadas, pero tras un proceso de optimización se mejoró considerablemente.

La primera versión del DOPA hacía uso de un divisor de potencia ideal, el cual fue posteriormente sustituido por un Wilkinson discreto simétrico y un transformador ideal que ha sido sustituido por un transformador real con los componentes de la tecnología.

Finalmente, diseñado el amplificador con componentes ideales, se pasó a sustituir dichos elementos por componentes reales de las librerías de IHP. Este proceso es muy delicado ya que se debe elegir cada componente de forma minuciosa para que las prestaciones del circuito cambien lo menos posible. En muchos de los casos, tras la sustitución de un elemento ideal por su equivalente real se optimizó nuevamente el circuito para que las prestaciones se mantuvieran dentro de los márgenes preestablecidos. En este momento se observó que había elementos redundantes que se podían eliminar. Esto no sólo se tradujo en un ahorro en el área final del circuito, sino que trajo aparejada una mejora de las prestaciones ya que se eliminaban los parásitos asociados a los componentes suprimidos.

5.1.1 Resultados

A partir de los resultados obtenidos, se da por satisfecho los resultados obtenidos en este proyecto. Además, para comparar cómo se reflejan estas prestaciones a nivel global, se ha realizado una comparativa con otros trabajos encontrados en la literatura en los que se diseñan amplificadores de potencia Doherty-Outphasing. Los resultados de esta comparativa se encuentran reunidos en la Tabla IV. Se observa con respecto a la ganancia que este trabajo alcanza un valor de 11,8 dB, superando al [21], en cuanto al pico máximo de PAE se ha obtenido 22,2 %, siendo este mayor que el que se obtuvo en [26]. En este trabajo, a diferencia de los otros, se ha conseguido una eficiencia elevada en niveles de *back-off* cuyo valor puede llegar a ser hasta 8 dB, mientras que en los demás proyectos se logra un *back-off* de hasta 6 dB, obteniendo un PAE de 19,4 %, siendo superior a [27] y [26]. Para finalizar, en este trabajo se ha obtenido una potencia de salida de 21,2 dBm, superando a [21] y [26].

Tabla IV. Comparativa con el estado del arte de los amplificadores Doherty-Outphasing.

Referencia	[21]	[27]	[26]	[28]	[29]	Este proyecto
Frecuencia (GHz)	27,5	28	28	28	28	28,75
Tecnología usada	130 nm SiGe	130 nm SiGe	130 nm SiGe	130 nm SiGe	130 nm SiGe	130 nm SiGe
Ganancia (dB)	9,7	19,1	18,2	14	20,5	11,8
Pico máximo de PAE (%)	34	22,9	20,3	41,4	30,4	22,2
8 dB PBO PAE (%)	23*	17,4*	13,9*	34,7*	21,2*	19,4
Potencia de salida (dBm)	19	22,5	16,8	23	28	21,2

*6 dB PBO PAE (%)

5.2 Líneas Futuras

Una vez completado el análisis de los resultados obtenidos y hecha la comparativa con otros circuitos similares, se puede afirmar que los objetivos de este proyecto se han cumplido.

Sin embargo, a pesar de haber desarrollado el esquemático del circuito, a partir de este último se pueden desarrollar otras líneas de trabajo antes de dar por finalizado su diseño.

Una primera línea futura es realizar el diseño *layout* o la implementación física del amplificador Doherty-Outphasing y sus simulaciones electromagnéticas, es decir, cómo funciona el circuito en función de las influencias electromagnéticas que puedan surgir a partir de los componentes. Por ejemplo, las bobinas generarán un campo electromagnético que influirán en los componentes que están a su alrededor. Es por tanto necesario que estas tengan separación suficiente para que no perjudiquen el rendimiento del resto de los componentes.

Como segunda línea futura son las optimizaciones de los elementos pasivos y activos del circuito, ajustando de forma más precisa los valores de los componentes para obtener mejores resultados con respecto a la eficiencia, ganancia, etc.

Capítulo 5-Conclusiones y líneas futuras

Como tercera línea futura se pueden realizar las simulaciones Monte Carlo del *layout* final. Este tipo de simulaciones hace uso de modelos estadísticos para predecir el funcionamiento real del circuito y de esta forma conocer el porcentaje de los chips que acabarán cumpliendo los requisitos preestablecidos.

Por último, otra línea futura es la fabricación del chip, una vez realizado las líneas futuras anteriormente nombradas, se procede a la fabricación de este proyecto.

Parte II: Bibliografía

Bibliografía

- [1] C. Ramella, A. Piacibello, R. Quaglia, V. Camarchia, and M. Pirola, "High efficiency power amplifiers for modern mobile communications: The load-modulation approach," *Electronics (Switzerland)*, vol. 6, no. 4. MDPI AG, Dec. 01, 2017. doi: 10.3390/electronics6040096.
- [2] "IHP : Innovations for High Performance Microelectronics." <https://www.ihp-microelectronics.com/> (accessed Jun. 30, 2023).
- [3] B. Saha, "Investigation and Modeling of High Frequency Effects in SiGe HBTs," Oct. 2021, Accessed: Jun. 30, 2023. [Online]. Available: <https://theses.hal.science/tel-03506299>
- [4] B. Woods, "Device Characterization and Compact Modeling of the SiGe HBT in Extreme Temperature Environments," *Graduate Theses and Dissertations*, May 2013, Accessed: Jun. 30, 2023. [Online]. Available: <https://scholarworks.uark.edu/etd/786>
- [5] H. Rücker and B. Heinemann, "SiGe HBT technology," in *Silicon-Germanium Heterojunction Bipolar Transistors for mm-Wave Systems Technology, Modeling and Circuit Applications*, River Publishers, 2018, pp. 11–54. doi: 10.1201/9781003339519-2.
- [6] V. Roy and K. Khalaf, "Design of mmWave Doherty Power Amplifier in 130nm SiGe BiCMOS," 2018.
- [7] J. D. Cressler and Guofu. Niu, *Silicon-germanium heterojunction bipolar transistors*. Artech House, 2003.
- [8] S. C. Cripps, *RF power amplifiers for wireless communications*, 2nd ed. 2006.
- [9] Behzad Razavi, *RF Microelectronics*, vol. 2. New York: Prentice hall, 2012.
- [10] D. A. Neamen, "Semiconductor Physics and Devices Basic Principles," p. 746, 1992, Accessed: Jun. 30, 2023. [Online]. Available: <http://103.62.146.201:8081/xmlui/handle/1/9007>
- [11] "Amplifier Classes and the Classification of Amplifiers." <https://www.electronics-tutorials.ws/amplifier/amplifier-classes.html> (accessed Jul. 08, 2023).
- [12] F. H. Raab, "Efficiency of Outphasing RF Power-Amplifier Systems," *IEEE Transactions on Communications*, vol. COM-33, no. 10, pp. 1094–1099, 1985, doi: 10.1109/TCOM.1985.1096219.

- [13] D. C. Cox, "Linear Amplification with Nonlinear Components," *IEEE Transactions on Communications*, vol. 22, no. 12, pp. 1942–1945, 1974, doi: 10.1109/TCOM.1974.1092141.
- [14] W. H. Doherty, "Technical Papers: A New High Efficiency Power Amplifier for Modulated Waves," *Proceedings of the Institute of Radio Engineers*, vol. 24, no. 9, pp. 1163–1182, 1936, doi: 10.1109/JRPROC.1936.228468.
- [15] L. R. Kahn, "Single-Sideband Transmission by Envelope Elimination and Restoration," *Proceedings of the IRE*, vol. 40, no. 7, pp. 803–806, 1952, doi: 10.1109/JRPROC.1952.273844.
- [16] A. Sandström, "Design and Realization of a 6 GHz Doherty Power Amplifier from Load-pull Measurement Data Master's thesis in electrical engineering".
- [17] B. Slade, "The Basics of the Doherty Amplifier", Accessed: Jun. 30, 2023. [Online]. Available: www.orbanmicrowave.com
- [18] H. V. Hunerli, "A High Efficiency and Wideband Doherty Power Amplifier for 5G".
- [19] "Discussion on 'high-voltage measurements at niagara.' Atlantic city, N. J., June 30, 1908," *Transactions of the American Institute of Electrical Engineers*, vol. 27, pp. 904–929, 1908, doi: 10.1109/T-AIEE.1908.4768095.
- [20] H. Chireix, "High power outphasing modulation," *Proceedings of the Institute of Radio Engineers*, vol. 23, no. 11, pp. 1370–1392, 1935, doi: 10.1109/JRPROC.1935.227299.
- [21] B. Rabet and P. M. Asbeck, "A 28 GHz Single-Input Linear Chireix (SILC) Power Amplifier in 130 nm SiGe Technology," *IEEE J Solid-State Circuits*, vol. 55, no. 6, pp. 1482–1490, Jun. 2020, doi: 10.1109/JSSC.2020.2967542.
- [22] H. Jang *et al.*, "RF-input self-outphasing doherty-chireix combined amplifier," *IEEE Trans Microw Theory Tech*, vol. 64, no. 12, pp. 4518–4534, Dec. 2016, doi: 10.1109/TMTT.2016.2618922.
- [23] IEEE Microwave Theory and Techniques Society, IEEE Aerospace and Electronic Systems Society, IEEE Antennas and Propagation Society, Institute of Electrical and Electronics Engineers, and Tex.) IEEE Radio and Wireless Week (2020 : San Antonio, 2020 *IEEE Topical Conference on RF/Microwave Power Amplifiers for Radio and Wireless Applications : 26-29 January 2020, Grand Hyatt San Antonio, San Antonio, Texas, USA.*

Bibliografía

- [24] “PathWave Advanced Design System (ADS) | Keysight.”
<https://www.keysight.com/es/en/products/software/pathwave-design-software/pathwave-advanced-design-system.html> (accessed Jun. 30, 2023).
- [25] “Impedance Matching Network Designer.”
<https://home.sandiego.edu/~ekim/e194rfs01/jwmatcher/matcher2.html> (accessed Jul. 06, 2023).
- [26] S. Hu, F. Wang, and H. Wang, “A 28GHz/37GHz/39GHz multiband linear Doherty power amplifier for 5G massive MIMO applications,” *Dig Tech Pap IEEE Int Solid State Circuits Conf*, vol. 60, pp. 32–33, Mar. 2017, doi: 10.1109/ISSCC.2017.7870246.
- [27] H. Gao, S. M. Mahani, D. Seebacher, G. Hueber, and M. Bassi, “A 28 GHz Doherty PA with 22.9% PAEmax and 17.4% PAE at 6-dB PBO in 0.13 μ m SiGe Technology for 5G Application,” *2022 17th European Microwave Integrated Circuits Conference, EuMIC 2022*, pp. 193–195, 2022, doi: 10.23919/EUMIC54520.2022.9923545.
- [28] B. Rabet and J. Buckwalter, “A high-efficiency 28GHz outphasing PA with 23dBm output power using a triaxial balun combiner,” *Dig Tech Pap IEEE Int Solid State Circuits Conf*, vol. 61, pp. 174–176, Mar. 2018, doi: 10.1109/ISSCC.2018.8310240.
- [29] F. Wang and H. Wang, “A 24-to-30GHz Watt-Level Broadband Linear Doherty Power Amplifier with Multi-Primary Distributed-Active-Transformer Power-Combining Supporting 5G NR FR2 64-QAM with >19dBm Average Pout and >19% Average PAE,” *Dig Tech Pap IEEE Int Solid State Circuits Conf*, vol. 2020-February, pp. 362–364, Feb. 2020, doi: 10.1109/ISSCC19947.2020.9063146.

Parte III: Pliego de condiciones

Pliego de condiciones

Los recursos *hardware* empleados para el desarrollo del presente TFG son:

- Ordenador portátil MSI. Este ordenador cuenta con un procesador Intel Core i7-8750H de 2.2 GHz, 16 GB de memoria RAM y un almacenamiento de 475 GB.

En cuanto a los recursos *software* empleados para el desarrollo del presente TFG son:

- Sistema Operativo Windows 11.
- ADS 2020.
- Kit de diseño de IHP de SiGe
- Microsoft Office 2016. Paquete de software de Microsoft.
 - Microsoft Word
 - Microsoft PowerPoint
 - Microsoft Visio
 - Microsoft Project
 - Microsoft Excel

Parte IV: Presupuesto

Presupuesto

En este capítulo se recogen los gastos generados por el presente TFG. El presupuesto se divide en las siguientes partes:

- Trabajo tarifado por tiempo empleado
- Amortización del inmovilizado material
- Redacción de la documentación
- Derechos de visado del COITT
- Gastos de tramitación y envío

Trabajo tarifado por tiempo empleado

En este apartado se incluyen los honorarios a percibir por el ingeniero en el desarrollo del proyecto en función de las horas de trabajo que se han empleado en su realización. El importe de dichas horas de trabajo se calcula siguiendo las recomendaciones del Colegio Oficial de Ingenieros Técnicos de Telecomunicaciones (COITT) mediante la Ecuación 20.

$$\text{Honorarios (€)} = H_n \cdot 14.48\text{€} + H_e \cdot 20.27\text{€} \quad \text{Ecuación 20}$$

Siendo:

- H_n : Horas realizadas en la jornada laboral
- H_e : Horas realizadas fuera de la jornada normal de trabajo

Para desarrollar este proyecto se necesitaron 300 horas, todas ellas realizadas dentro del horario normal de la jornada de trabajo. Por tanto, sustituyendo estos datos en la Ecuación 20, El coste total de los honorarios asciende a:

$$\text{Honorarios (€)} = 300 \cdot 14.48\text{€} + 0 \cdot 20.27\text{€} = 4.344,00\text{€} \quad \text{Ecuación 21}$$

Los honorarios totales por tiempo dedicado, libres de impuestos, suman un total de *cuatro mil trescientos y cuatro euros*.

Amortización del inmovilizado material

En el inmovilizado material se consideran tanto los recursos hardware como software empleado para la realización del TFG.

Se estipula el coste de amortización de los equipos hardware para un período de 3 años utilizando un sistema de amortización lineal, en el que se supone que el material se devalúa de forma constante a lo largo de su vida útil. La cuota de amortización se calcula haciendo uso de la Ecuación 22.

$$\text{Cuota anual} = \frac{\text{Valor de adquisición} - \text{Valor residual}}{\text{Número de años de vida útil}} \quad \text{Ecuación 22}$$

Amortización del material hardware

En la Tabla V se muestra el hardware necesario para la realización del TFG, indicando para cada elemento su valor de adquisición, valor residual y coste de amortización, teniendo en cuenta un tiempo de uso de 5 meses.

Tabla V. Costes de amortización del hardware.

Elemento	Valor de adquisición	Valor residual	Coste anual	Coste de la amortización
Ordenador portátil MSI	1000€	450€	91.60€	38.15€
Total	1000€	450€	91.60€	38.15€

Por tanto, el coste total del material hardware asciende a *treinta y ocho con quince céntimos*.

Amortización del material software

Para el cálculo de los costes de amortización del material software se considera que la universidad ha proporcionado todas las licencias y por tanto no ha repercutido ningún tipo de coste a nosotros. Esto se muestra en la Tabla VI.

Tabla VI. Costes de amortización del software.

Software	Valor de adquisición	Valor residual	Coste de amortización
Windows 11	0	0	0
Licencia anual ADS 2020	0	0	0
Paquete Microsoft Office	0	0	0
Total	0	0	0

Por tanto, el coste total del material software asciende a *cero euros*.

P.1 Redacción del trabajo

El coste de redacción se calcula haciendo uso de la Ecuación 23.

$$R = 0,05 \cdot P \cdot C_n \quad \text{Ecuación 23}$$

Donde P es el presupuesto y C_n es el coeficiente de ponderación del presupuesto.

El valor del presupuesto se calcula como la suma del coste de todas las secciones anteriores, tal como se muestra en la Tabla VII.

Tabla VII. Presupuesto total sin IGIC.

Concepto	Coste
Trabajo tarifado por tiempo empleado	4.344,00€
Amortización del material hardware	38.15€
Amortización del material software	0€
Total (P)	4.382,15€

Por otra parte, para este proyecto el coeficiente de ponderación C_n tiene un valor de unidad debido a que el coste total del proyecto no supera los 30.050,00 €. Por tanto, se muestra en la Ecuación 24:

$$R = 0,07 \cdot 5.099,75€ = 356.98€ \quad \text{Ecuación 24}$$

Presupuesto

Por lo tanto, el coste de redacción asciende a *trescientos cincuenta y seis euros con noventa y ocho céntimos*.

P.2 Derechos de visados del COITT

El COITT establece que, para proyectos técnicos de carácter general, los derechos de visado para 2017 se calculan con la Ecuación 25.

$$V = 0,0035 \cdot P \cdot C \quad \text{Ecuación 25}$$

Donde P es el presupuesto del proyecto y C es el coeficiente reductor en función del presupuesto.

El presupuesto acumulado del proyecto (P) se calcula en la Tabla VIII, el coeficiente C es igual a la unidad ya que el coste total del proyecto no supera los 30.050,00€ (ver Ecuación 26).

Tabla VIII. Presupuestos totales con redacción del trabajo.

Concepto	Coste
Trabajo tarifado por tiempo empleado	4.344,00€
Amortización del material hardware	38.15€
Amortización del material software	0€
Redacción del trabajo	356.96€
Total (P1)	4.739,11€

$$V = 0,0035 \cdot 4.739,11€ = 16.59€ \quad \text{Ecuación 26}$$

Por lo tanto, el coste del visado del COITT es de *dieciséis euros con cincuenta y nueve céntimos*.

P.3 Costes de tramitación y envío

Los costes de tramitación y envío están estipulados en 6.00€ por cada documento visado de forma telemática. Aplicación de impuestos.

A la actividad económica de este TFG se le debe aplicar el Impuesto General Indirecto Canario (IGIC), el cual graba el presupuesto con un 7%. Por tanto, el presupuesto total del proyecto sería el que se muestra en la Tabla IX.

Tabla IX. Presupuesto total del proyecto.

Concepto	Coste
Trabajo tarifado por tiempo empleado	4.344,00€
Amortización del material hardware	38.15€
Amortización del material software	0€
Redacción del trabajo	356.96€
Costes de visado del COITT	19.10€
Coste de tramitación y envío	6.00€
Subtotal	4.761,70€
IGIC (7%)	383.73€
Total	5.095,19€

El presupuesto total del trabajo “Diseño de un amplificador de potencia combinando las arquitecturas Doherty y Outphasing con tecnología SiGe.” asciende a *cinco mil noventa y cinco euros con diecinueve céntimos*.

En Las Palmas de Gran Canaria a 10 de julio de 2023.